【技术实现步骤摘要】
时钟延时方法、装置、电子设备及存储介质
[0001]本公开涉及芯片
，尤其涉及一种时钟延时方法、装置、电子设备及存储介质。
技术介绍
[0002]随着先进工艺制程的发展，在日益复杂的大型片上系统芯片中，高性能电路在复杂的工艺角（由制程、电压和温度构成）场景下的实现难度增加；特别在产生特定延迟的时钟的场景，相关技术选择为每一个工艺角设置固定的静态分析实例进行时钟延迟，但如此会影响其他电路复用静态分析实例对应的电路，降低电路的复用和灵活度，同时也会增加硬件开销和时间开销。
技术实现思路
[0003]本公开提供了一种时钟延时方法、装置、电子设备及存储介质，以至少解决现有技术中存在的以上技术问题。
[0004]根据本公开的第一方面，提供了一种时钟延时方法，应用于芯片，所述方法包括：基于芯片的制程、电压和温度，确认芯片包括的可配置延时电路中，至少一个延时单元对应的子延迟时间；基于延迟时钟信号相对于根时钟信号的延迟时间，以及所述至少一个延时单元对应的子延迟时间，确认所述可配置延时电路的配置级数；基于所述至少...
【技术保护点】
【技术特征摘要】
1.一种时钟延时方法，其特征在于，应用于芯片，所述方法包括：基于芯片的制程、电压和温度，确认芯片包括的可配置延时电路中，至少一个延时单元对应的子延迟时间；基于延迟时钟信号相对于根时钟信号的延迟时间，以及所述至少一个延时单元对应的子延迟时间，确认所述可配置延时电路的配置级数；基于所述至少一个延时单元对应的子延迟时间和所述可配置延时电路的配置级数，对所述根时钟信号进行延迟，输出所述延迟时钟信号；其中，所述至少一个延时单元中每一个延时单元对应的延迟时间相同。2.根据权利要求1所述的方法，其特征在于，所述基于芯片的制程、电压和温度，确认芯片包括的可配置延时电路中，至少一个延时单元对应的子延迟时间，包括：基于预设芯片工艺角和子延迟时间的对照关系表，确认芯片当前的制程、电压和温度对应的可配置延时电路中，至少一个延时单元对应的子延迟时间；其中，所述芯片工艺角包括所述芯片的制程、电压和温度。3.根据权利要求2所述的方法，其特征在于，所述预设芯片工艺角和子延迟时间的对照关系表中，制程、电压和温度与延时单元的子延迟时间之间的关系包括以下至少之一：电压和温度不变的情况下，芯片的制程越快，则对应的延时单元的子延迟时间越短；电压和制程不变的情况下，芯片的温度越高，则对应的延时单元的子延迟时间越短；温度和制程不变的情况下，芯片的电压越高，则对应的延时单元的子延迟时间越短。4.根据权利要求1所述的方法，其特征在于，所述基于延迟时钟信号相对于根时钟信号的延迟时间，以及所述至少一个延时单元对应的子延迟时间，确认所述可配置延时电路的配置级数，包括：基于所述延迟时间和子延迟时间，确认实现所述延迟需要的延时单元的数量；确认所述延时单元的数量为所述芯片包括的级数控制电路发送的级数配置信号携带的级数；其中，所述级数配置信号用于指示所述可配置延时电路的配置级数。5.根据权利要求1所述的方法，其特征在于，所述可配置延时电路用于接收根时钟信号，输出延迟时钟信号，所述可配置延时电路中至少两个延时单元串行连接，具体包括：所述至少一个延时单元中，每一个延时单元均包括至少一个输入端口和至少一个输出端口；若第一延时单元前接第二延时单元，则所述第一延时单元的第一输入端口与所述第二延时单元的第二输出端口连接，所述第一延时单元的第一输出端口与所述第二延时单元的第二输入端口连接；若所述第一延时单元后接第三延时单元，则所述第一延时单元的第二输出端口与所述第三延时单元的第一输入端口连接，所述第一延时单元的第二输入端口与所述第三延时单元的第一输出端口连接。6.根据权利要求5所述的方法，其特征在于，所述基于所述至少一个延时单元对应的子延迟时间和所述可配置延时电路的配置级数，对所述根时钟信号进行延迟，包括：基于所述芯片包括的级数控制电路发送的级数配置信号携带的级数，确认所述...
【专利技术属性】
技术研发人员：王晗宇，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。