【技术实现步骤摘要】
时间窗口的确定方法、装置、电子设备及存储介质
[0001]本专利技术涉及电子
，特别是涉及一种时间窗口的确定方法、装置、电子设备及存储介质。
技术介绍
[0002]耦合电容广泛存在于集成电路中，当集成电路中相邻的两条时序路径之间存在耦合电容时，耦合电容在相邻的两条时序路径中分别形成对应的两个噪声干扰节点。当耦合电容在相邻的两条时序路径中分别对应的两个噪声干扰节点在电平翻转过程中的时间窗口重叠时，一个噪声干扰节点的电平翻转，将通过耦合电容对另一个噪声干扰节点的电平翻转产生影响，导致另一个噪声干扰节点所在的时序路径的延迟时间发生变化。其中，时间窗口为噪声干扰节点对应的最大延迟时间与最小延迟时间之间的时间段。由耦合电容引起的延迟变化称为噪声延迟，噪声延迟过大或过小时，会使时序路径的延迟时间无法满足时序约束条件，导致集成电路无法正常工作。
[0003]在对集成电路进行静态时序分析(Static Timing Analysis，STA)时，通常会计算时序路径中每个噪声干扰节点的时间窗口，若噪声干扰节点的时间窗口与对应噪声...
【技术保护点】
【技术特征摘要】
1.一种时间窗口的确定方法，其特征在于，包括：获取门级网表，以及对应的时序约束文件和寄生参数文件；根据所述门级网表和所述时序约束文件，确定时钟信号所经过的具有相同时钟源点和公共时钟节点的多条时序路径；基于所述寄生参数文件，从所述多条时序路径中确定包括至少一个噪声干扰节点的目标时序路径；所述噪声干扰节点为所述目标时序路径中与其他所述时序路径之间存在耦合电容的节点；基于所述公共时钟节点与所述噪声干扰节点之间的第一延迟时间，确定所述公共时钟节点与所述噪声干扰节点之间的延迟时间范围；根据所述时钟源点与所述公共时钟节点之间的第二延迟时间和所述延迟时间范围，确定所述噪声干扰节点的时间窗口。2.根据权利要求1所述的方法，其特征在于，所述根据所述门级网表和所述时序约束文件，确定时钟信号所经过的具有相同时钟源点和公共时钟节点的多条时序路径，包括：确定所述门级网表中包括的电路模块；根据所述时序约束文件，从所述电路模块包括的时序路径中，确定时钟信号所经过的具有相同时钟源点和公共时钟节点的多条时序路径。3.根据权利要求2所述的方法，其特征在于，在所述根据所述时序约束文件，从所述电路模块包括的时序路径中，确定时钟信号所经过的具有相同时钟源点和公共时钟节点的多条时序路径时，包括：将所述电路模块的时钟输入端口作为所述公共时钟节点。4.根据权利要求1所述的方法，其特征在于，所述基于所述公共时钟节点与所述噪声干扰节点之间的第一延迟时间，确定所述公共时钟节点与所述噪声干扰节点之间的延迟时间范围，包括：在所述公共时钟节点的数量为多个的情况下，基于目标时钟节点与所述噪声干扰节点之间的第一延迟时间，确定所述延迟时间范围；其中，所述目标时钟节点为与所述时钟源点相距最远的公共时钟节点。5.根据权利要求1所述的方法，其特征在于，在所述根据所述时钟源点与所述公共时钟节点之间的第二延迟时间和所述延迟时间范围，确定所述噪声干扰节点的时间窗口之后，还包括：确定所述目标时序路径的原始延迟时间；在所述噪声干扰节点的时间窗口与对应噪声干扰节点的时间窗口重叠的情况下，在所述原始延迟时间上叠加所述噪声干扰节点对应的噪声延迟时间，得到所述目标时序路径的目标延迟时间；在所述目标延迟时间与所述目标时序路径的时序约束条件不匹配的情况下，确定所述目标时序路径为违例路径。6.一种时间窗口的确定装置，其特征在于，包括：获取模块，用于获取门级网表，以及对应的时序约束文件和寄生参数文件；第一确定模块，用于根据所述门级网表和所述时序约束文件，确定时钟信号所经过的具有相同时钟源点和公共时钟节点的多条时序路径；
第二确定模块，用于基于所述寄生参数文件，从所述多条时序路径中确定包括至少一个噪声...
【专利技术属性】
技术研发人员：肖斌，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。