多晶硅结构及其制备方法技术

本发明专利技术公开了一种多晶硅结构及其制备方法。该多晶硅结构包括：硅基底、隧穿氧化层、第一多晶硅层以及第二多晶硅层，其中，隧穿氧化层设置在硅基底上，第一多晶硅层设置在隧穿氧化层上，第二多晶硅层设置在第一多晶硅层上，并且其中第二多晶硅层的密度小于第一多晶硅层的密度。本发明专利技术的多晶硅结构及其制备方法不需要增加其他化学品成本，工艺可调空间较大，具有很高的便捷性，能够解决爆膜的问题。能够解决爆膜的问题。能够解决爆膜的问题。

【技术实现步骤摘要】
多晶硅结构及其制备方法


[0001]本专利技术涉及太阳能电池生产制造领域，特别涉及一种多晶硅结构及其制备方法。

技术介绍

[0002]随着光伏技术的快速发展，晶体硅太阳电池的转换效率逐年提高。TOPCon电池，简称隧穿氧化钝化电池，也叫i
‑
TOPCon电池，属于晶体硅太阳能电池的一种。与其他类型的电池相比，TOPCon电池可提升电池的开路电压和填充因子，大幅提高光伏的转换率，因此颇受欢迎。
[0003]在TOPCon电池的制备过程中，目前主流是选择LPCVD的方式来制备隧穿氧化层和Poly(多晶材料)层，再通过扩散的方式去进行背面的掺杂。但LPCVD本身存在poly
‑
Si沉积速率低、原位掺杂难度大、石英炉和石英载体包裹性损伤等问题。为了降低成本，简化工艺，更多的研究转向等离子增强化学气相沉积(PECVD)进行隧穿层及n+
‑
poly
‑
si的一步制备，再通过退火晶化完成背面结构。这种制备方法沉积速率快，沉积温度低，可直接进行原位掺杂，简化了很多流程，实现大幅降本。然而，PECVD沉积的非晶硅薄膜易受不良的物理接触影响，在随后的退火过程中通常会出现起泡现象，导致多晶硅膜容易爆开(爆膜)，从而导致器件性能显著下降。
[0004]目前爆膜的产生原因有很多方面，包括但不限于：来料表面烘干不够，表面有水痕导致爆膜产生，制备过程中温度不均匀或不稳定导致爆膜产生，沉积速度过快导致硅烷中H无法释放在后续制备过程中溢出导致爆膜等。大量的证据表明，晶化过程中产生的界面应力积累和氢的快速释放是产生气泡，导致爆膜的原因。
[0005]目前已有的一些方法通过改善工艺气体流动方向和提高沉积温度的方法来改善爆膜情况。另外，也有方法将碳原位掺杂到多晶硅薄膜中，以解决高温退火过程中的起泡、爆膜的问题。然而，这些方法或者需要增加更多化学品成本，或者工艺可调空间不大，或者工艺较为复杂。

技术实现思路

[0006]为解决现有TOPCon太阳能电池存在的问题，本专利技术提供了一种太阳能电池的多晶硅结构及其制备方法，其不需要增加其他化学品成本，工艺可调空间较大，具有很高的便捷性，能够解决爆膜的问题。
[0007]根据本专利技术的一个方面，提供了一种多晶硅结构，所述多晶硅
[0008]结构包括：
[0009]硅基底、隧穿氧化层、第一多晶硅层以及第二多晶硅层，
[0010]其中，所述隧穿氧化层设置在所述硅基底上，所述第一多晶硅层设置在所述隧穿氧化层上，所述第二多晶硅层设置在所述第一多晶硅层上，并且
[0011]其中所述第二多晶硅层的密度小于所述第一多晶硅层的密度。
[0012]可选地，所述第一多晶硅层的密度为2.23
‑
2.26g/cm3，所述第二多晶硅层的密度
为2.20
‑
2.23g/cm3。
[0013]可选地，所述多晶硅结构还包括第三多晶硅层，所述第三多晶硅层设置于所述第二多晶硅层上，并且所述第三多晶硅层的密度小于所述第二多晶硅层的密度。
[0014]可选地，所述第三多晶硅层的密度为2.08
‑
2.10g/cm3。
[0015]可选地，所述多晶硅结构还包括第四多晶硅层
…
、第N多晶硅层、第N+1多晶硅层，其中N为正整数且N≥5，并且第N+1多晶硅层的密度小于所述第N多晶硅层的密度。
[0016]多晶硅层的整体密度范围可以为2.097
‑
2.26g/cm3，靠近隧穿层的多晶硅层密度最高，接近于2.26g/cm3，远离隧穿层(最外层)的多晶硅层密度最低，可以接近2.097g/cm3。
[0017]可选地，所述多晶硅结构还包括氧化层，所述氧化层设置于所述第N+1多晶硅层上。
[0018]根据本专利技术的另一个方面，提供了一种多晶硅结构的制备方法，所述多晶硅结构包括硅基底、隧穿氧化层、第一多晶硅层以及第二多晶硅层，所述制备方法包括如下步骤：
[0019]在硅基底上沉积隧穿氧化层；
[0020]以第一沉积速率在所述隧穿氧化层上沉积第一多晶硅层；以及
[0021]以比所述第一沉积速率高的第二沉积速率在所述第一多晶硅层沉积第二多晶硅层，
[0022]其中，所述第二多晶硅层的密度小于所述第一多晶硅层的密度。
[0023]可选地，
[0024]所述制备方法还包括：
[0025]以比所述第二沉积速率高的第N沉积速率在所述第二多晶硅层上沉积第N多晶硅层，
[0026]任选地，以比所述第N沉积速率高的第N+1沉积速率在所述第N多晶硅层上沉积第N+1多晶硅层；
[0027]任选地，在所述第N+1多晶硅层上沉积氧化层，
[0028]其中，N为正整数并且N≥3，并且所述第N+1多晶硅层的密度小于所述第N多晶硅层的密度。
[0029]可选地，所述第一沉积速率为3
‑
6nm/min；所述第二沉积速率为6
‑
9nm/min；所述第N沉积速率为9
‑
20nm/min。
[0030]可选地，通过调节以下参数中的一项或两项以上来调节沉积多晶硅层的速率：
[0031]占空比、炉管反应压力、通气量、PECVD机台微波功率、沉积温度。
[0032]与现有技术相比，本专利技术通过在基底上设置多层多晶硅，使得外层较内层的密度更加疏松，从而显著改善了爆膜情况。本专利技术的制备方法在沉积多晶硅时按照一定的厚度比例匹配不同的沉积速率；在靠近基底的一层沉积速率缓慢，可保证膜厚的均匀性和致密性，同时使得隧穿层和多晶硅层膜层间界面应力减小，充分饱和悬挂氢键，降低后续制备过程中H溢出的现象；按照一定的梯度逐步提高沉积速率，减小不同速率所制备的多晶硅层差异，从而使得在制得的多晶硅层呈现出靠近硅基底时结构致密，而后逐渐疏松的梯度表现，从而显著减少了爆膜问题。本专利技术的制备方法制得的多晶硅结构不需要增加其他化学品成本，工艺可调空间较大，具有很高的便捷性。
附图说明
[0033]为了更清楚地说明本专利技术，下面将对技术方案描述中所需要使用的附图作简单的介绍。附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。在附图中：
[0034]图1为根据本专利技术一个实施例的多晶硅结构的剖视图。
[0035]图2为根据本专利技术一个实施例的多晶硅结构的制备方法的流程图。
具体实施方式
[0036]为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图来对本专利技术提供的多晶硅结构及其制备方法进行详细描述。
[0037]在本专利技术的描述中，需要说明的是，以术语“顶”、“底”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多晶硅结构，其特征在于，所述多晶硅结构包括：硅基底、隧穿氧化层、第一多晶硅层以及第二多晶硅层，其中，所述隧穿氧化层设置在所述硅基底上，所述第一多晶硅层设置在所述隧穿氧化层上，所述第二多晶硅层设置在所述第一多晶硅层上，并且其中所述第二多晶硅层的密度小于所述第一多晶硅层的密度。2.根据权利要求1所述的多晶硅结构，其特征在于，所述第一多晶硅层的密度为2.23
‑
2.26g/cm3，所述第二多晶硅层的密度为2.20
‑
2.23g/cm3。3.根据权利要求1所述的多晶硅结构，其特征在于，所述多晶硅结构还包括第三多晶硅层，所述第三多晶硅层设置于所述第二多晶硅层上，并且所述第三多晶硅层的密度小于所述第二多晶硅层的密度。4.根据权利要求3所述的多晶硅结构，其特征在于，所述第三多晶硅层的密度为2.08
‑
2.10g/cm3。5.根据权利要求3所述的多晶硅结构，其特征在于，所述多晶硅结构还包括第四多晶硅层
…
、第N多晶硅层、第N+1多晶硅层，其中N为正整数并且N≥5，并且第N+1多晶硅层的密度小于所述第N多晶硅层的密度。6.根据权利要求5所述的多晶硅结构，其特征在于，所述多晶硅结构还包括氧化层，所述氧化层设置于所述第N+1多晶硅层上。7.一种多晶硅结...

【专利技术属性】
技术研发人员：张雅倩，刘成法，陆玉刚，张帅，邹杨，吴晓鹏，
申请(专利权)人：天合光能股份有限公司，
类型：发明
国别省市：