在半导体衬底的前表面上制造电子部件的组件的方法技术

本发明专利技术涉及在包括多个场区域的半导体衬底的前表面上制造电子部件的组件的方法，每个场区域包括至少一个场，并且每个场包括至少一个电子部件，该方法包括多个光刻步骤来形成层的堆叠，层的堆叠形成每个电子部件，每个光刻步骤限定掩模层级，并且包括在光刻设备中的每个场上依次施加掩模，所述掩模在每个场上的定位相对于参考掩模层级来执行，其中掩模中的一个掩模被指定为标识掩模。制造方法的值得注意之处在于：

【技术实现步骤摘要】
【国外来华专利技术】在半导体衬底的前表面上制造电子部件的组件的方法


[0001]本专利技术涉及半导体领域。更具体地，本专利技术涉及在半导体衬底上制造电子部件的组件的方法，该方法由于在每个部件上存在标识元件，使得能够在部件的切单之后追溯这些部件在衬底上的位置。

技术介绍

[0002]在半导体工业中，通常在半导体衬底上集体地制造相同电子部件的组件。为了在衬底上形成层的堆叠(该层的堆叠形成电子部件)，具体使用光刻步骤，该光刻步骤使得能够构造所述堆叠的某些层。在实践中，材料层被沉积在整个衬底上，之后在该层上沉积抗蚀剂。然后光刻掩模被施加在层之上，依次施加在每个曝光场上，并且未被掩模覆盖的整个部分被曝光，局部地变换抗蚀剂。接下来经变换的抗蚀剂被去除，并且根据掩模的图案，层在半导体衬底的整个表面上被局部蚀刻，然后剩余抗蚀剂进而被去除。清洁、抛光和/或热处理的步骤也可以在这些步骤之间执行。因此，每次使用不同的光刻掩模，针对堆叠中的多个层重复该过程。
[0003]当所有的电子部件被形成在衬底上时，围绕每个部件切割衬底，以形成芯片，然后该芯片被单独包封在封装件中。通常，芯片拾取和放置设备通过计算确保每个芯片(部件)和其源自的半导体晶片之间的映射。
[0004]然而，在部件发生故障的情况下，可能需要追溯电子部件在衬底上的准确位置，以验证在衬底的对应区域中制造时的层的物理参数，并且帮助故障分析。
[0005]电子部件的可追溯性可以在组装时实现，也就是说，当部件被包封时，在封装件上具有特定的标记。然而，这种操作通常由操作员手动执行，导致大量的成本和生产时间。此外，如果部件没有被包封在封装件中则其并不适用，并且不适合大规模生产。
[0006]某些组装线提供半手动解决方案，在操作员的监督下进行采样，形成衬底上部件的位置和封装件编号之间的映射以及封装件的序列化。然而，所有这些操作需要人类操作员的干预，其可能是误差的来源。
[0007]文献US8187897公开了在半导体衬底上制造电子部件的组件的方法。单独的图案被附着到电子部件的层中的一个，该单独的图案形成部件的唯一标识符，使得能够追踪该部件源自的衬底以及其在衬底上的位置。
[0008]然而，相对于制造部件的组件的常规方法，该方法具有实现方式的一定复杂性的缺点，特别是它需要应用附加的光刻掩模，这些附加的掩模是为每个部件生成特定图案所需要的。光刻掩模的添加进一步导致了附加的成本和生产时间。

技术实现思路

[0009]专利技术的对象
[0010]本专利技术涉及现有技术的解决方案的备选方案，并且旨在克服前面提到的全部或部分缺点。它具体涉及一种在半导体衬底上制造电子部件的组件的方法，该方法使得能够在
将该电子部件切割之后将每个电子部件定位在衬底上，而不需要在形成电子部件的组件期间的附加的光刻步骤。
[0011]专利技术的简要说明
[0012]本专利技术涉及一种在包括多个场区域的半导体衬底的前表面上制造电子部件的组件的方法，每个场区域包括至少一个场，并且每个场包括至少一个电子部件，该方法包括多个光刻步骤以形成层的堆叠，层的堆叠形成每个电子部件，每个光刻步骤限定掩模层级，并且包括在光刻设备中在每个场上依次施加掩模，所述掩模在每个场上的定位相对于参考掩模层级而被执行，掩模中的一个掩模被指定为标识掩模。
[0013]制造方法的值得注意之处在于：
[0014]‑
在限定与标识掩模相关联的掩模层级的光刻步骤中，所述掩模相对于参考掩模层级以预定偏移定位，偏移针对每个场区域而不同，
[0015]‑
场区域的电子部件呈现标识元件，标识元件表现为在参考掩模层级处限定的图案和在标识掩模层级处限定的图案之间的预定偏移。
[0016]根据本专利技术的其他优点和非限制性特征，单独或根据任何技术上可行的组合为：
[0017]‑
预定偏移在最小光学可检测偏移和可能降低电子部件的性能的最大偏移之间变化；
[0018]‑
预定偏移包括沿着与衬底的前表面平行的主平面的第一轴的第一偏移幅值和/或沿着主平面的第二轴的第二偏移幅值；
[0019]‑
多个光刻步骤包括用于将电子部件的接触部开口的光刻步骤，并且标识掩模对应于在光刻步骤施加的用于将接触部开口的掩模；
[0020]‑
参考掩模层级由光刻步骤限定，在用于将接触部的开口的光刻步骤之前，用于形成层的堆叠的最后金属化层，层的堆叠形成每个电子部件；
[0021]‑
预定偏移具有在从1μm到100μm的范围内的幅值；
[0022]‑
每个场区域包括单个场；
[0023]‑
每个场包括单个电子部件；
[0024]‑
电子部件包括基于III
‑
N材料的高电子迁移率晶体管。
[0025]本专利技术还涉及由在包括多个场区域的半导体衬底的前表面上布置的电子部件的组件形成的电子结构，每个区域包括至少一个场，并且每个场包括至少一个电子部件，每个电子部件由层的堆叠形成，该结构的特征在于，场区域的电子部件呈现标识元件，该标识元件表现为以下各项之间的预定偏移：
[0026]‑
在形成所述部件的堆叠的层中，在结构制造方法的光刻步骤期间在参考掩模层级处限定的图案，以及
[0027]‑
在堆叠的另一层中，在结构制造方法的后续光刻步骤期间在标识掩模层级处限定的图案。
[0028]预定偏移量根据场区域而不同。
附图说明
[0029]本专利技术的其他特征和优点将从以下关于附图的详细说明中显现，在附图中：
[0030][图1]图1示出了通过根据本专利技术的制造方法获得的由被布置在半导体衬底的前
表面上的电子部件的组件形成的电子结构；
[0031][图2a]图2a示出了在掩模层级L
n
和参考掩模层级L
ref
之间常规执行的图案对准；
[0032][图2b]图2b示出了标识掩模层级L
i
的图案和参考掩模层级L
ref
的图案之间的预定偏移D
ZC
的几种可能性，所述预定偏移D
ZC
在根据本专利技术的制造方法的光刻步骤期间被施加；
[0033][图2c]图2c示出了根据本专利技术的制造方法的实现方式的示例，其中预定偏移D
ZC
被施加到其上形成有电子部件的衬底的每个场区域ZC1、ZC2、ZC3、ZC4、ZC5；
[0034][图3a]图3a示出了在掩模层级L
n
和参考掩模层级L
ref
之间常规执行的标记对准；
[0035][图3b]图3b示出了标识掩模层级L
i
的对准标记和参考掩模层级L
ref
的对准标记之间的预定偏移D
ZC
的几种可能性，所述预定偏移在根据本专利技术的制造方法的光刻步骤期间被执行。
[0036]为了便于阅读，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，所述方法为在包括多个场区域(ZC)的半导体衬底(1)的前表面上制造电子部件(3)的组件的方法，每个场区域(ZC)包括至少一个场(2)，并且每个场(2)包括至少一个电子部件(3)在执行用于将电子部件(3)的接触部开口的光刻步骤之中，所述方法包括用于形成层的堆叠的多个光刻步骤，所述层的堆叠形成每个电子部件(3)，每个光刻步骤限定掩模层级(L
n
)，并且包括在光刻设备中在每个场(2)上依次施加掩模(m
n
)，所述掩模(m
n
)在每个场(2)上的定位相对于参考掩模层级(L
ref
)而被执行，所述掩模(m
n
)中的一个被标记为标识掩模(m
i
)；所述制造方法的特征在于：
‑
在用于将所述接触部开口的所述光刻步骤，施加与所述标识掩模(m
i
)相对应的所述掩模；
‑
在用于将所述接触部开口的所述光刻步骤，限定与所述标识掩模(m
i
)相对应的掩模层级(L
i
)，以相对于所述参考掩模层级(L
ref
)的预定偏移(D
zc
)来定位所述标识掩模(m
i
)，所述偏移(D
zc
)针对每个场区域(ZC)而不同，
‑
场区域(ZC)的所述电子部件(3)呈现标识元件，所述标识元件表现为在所述参考掩模层级(L
...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：埃克斯甘公司，
类型：发明
国别省市：