用于外部接口的子库共享的电路和方法技术

本公开涉及用于外部接口的子库共享的电路和方法。一种集成电路，包括第一输入/输出通道，该第一输入/输出通道包括第一外部端子和第一驱动器电路。第一驱动器电路通过作为第一外部接口的一部分的第一外部端子与第一外部设备交换信号。第一输入/输出通道是输入/输出库中的子库的一部分，子库的该部分实现第一外部接口的至少一部分。集成电路包括第二输入/输出通道，该第二输入/输出通道包括第二外部端子和第二驱动器电路。第二驱动器电路通过作为第二外部接口的一部分的第二外部端子与第二外部设备交换信号。第二输入/输出通道是输入/输出库中的子库的一部分，子库的该部分实现第二外部接口的至少一部分。现第二外部接口的至少一部分。现第二外部接口的至少一部分。

【技术实现步骤摘要】
用于外部接口的子库共享的电路和方法


[0001]本公开涉及电子电路，更具体地，涉及用于外部接口的子库(sub
‑
bank)共享的电路和方法。

技术介绍

[0002]许多类型的集成电路(Integrated Circuit，IC)设备(例如，可编程逻辑IC设备和微处理器IC设备)与一个或多个外部存储器IC设备通信。存储器IC设备可以与可编程逻辑或微处理器IC设备处于同一封装中或耦合到同一电路板。与外部存储器设备通信的IC设备通常包含存储器接口，这些存储器接口包含输入/输出焊盘和相关电路。同一IC设备中的不同存储器接口可能需要不同的供电电压。因此，输入/输出(IO)焊盘通常被布置在输入/输出(IO)库(bank)中，以便支持不同的存储器接口。每个IO库可以具有其自己的独立于IC设备中的其他IO库的供电电压。同一IO库内的多个IO缓冲器可以共享相同的供电电压。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种集成电路，包括：第一输入/输出通道，包括第一外部端子和第一驱动器电路，其中，所述第一驱动器电路通过作为第一外部接口的一部分的所述第一外部端子与第一外部设备交换信号，并且其中，所述第一输入/输出通道是第一输入/输出库中的第一子库的一部分，该部分实现所述第一外部接口的至少一部分；以及第二输入/输出通道，包括第二外部端子和第二驱动器电路，其中，所述第二驱动器电路通过作为第二外部接口的一部分的所述第二外部端子与第二外部设备交换信号，并且其中，所述第二输入/输出通道是所述第一输入/输出库中的所述第一子库的一部分，该部分实现所述第二外部接口的至少一部分。
[0004]根据本公开的一个实施例，提供了一种用于与第一外部接口和第二外部接口共享第一输入/输出库中的第一子库的方法，所述方法包括：将所述第一子库中的第一输入/输出通道实现为所述第一外部接口的至少一部分，以使用所述第一输入/输出通道中的第一驱动器电路通过第一外部端子与第一外部设备交换信号；以及将所述第一子库中的第二输入/输出通道实现为所述第二外部接口的至少一部分，以使用所述第二输入/输出通道中的第二驱动器电路通过第二外部端子与第二外部设备交换信号，其中，所述第一输入/输出库在集成电路中。
[0005]根据本公开的一个实施例，提供了一种集成电路封装，包括：第一集成电路和第二集成电路；以及第三集成电路，包括第一输入/输出通道，所述第一输入/输出通道包括第一外部端子和第一驱动器电路，其中，所述第一输入/输出通道是输入/输出库中的子库的一部分，其中，所述第一输入/输出通道实现第一外部接口的至少一部分，其中，所述第一驱动器电路通过所述第一外部端子与所述第一集成电路交换信号，其中，所述第三集成电路还包括第二输入/输出通道，所述第二输入/输出通道包括第二外部端子和第二驱动器电路，其中，所述第二输入/输出通道是所述输入/输出库中的所述子库的一部分，其中，所述第二
输入/输出通道实现第二外部接口的至少一部分，并且其中，所述第二驱动器电路通过所述第二外部端子与所述第二集成电路交换信号。
附图说明
[0006]图1是示出能够在多个不同外部接口之间共享的输入/输出(IO)库的示例的图示。
[0007]图2是示出作为IO库中的子库的一部分的图1所示的外部端子组的示例的图示。
[0008]图3是示出具有能够在两个或更多个外部接口之间共享的子库的输入/输出(IO)库的示例的图示。
[0009]图4是示出具有能够在两个或更多个外部接口之间共享的子库的输入/输出(IO)库的其它示例的图示。
[0010]图5是示出统一架构接口(UFI)逻辑电路的示例的图示。
[0011]图6是示出能够在一个或多个IO库中的IO通道与图5的统一架构接口(UFI)逻辑电路之间进行接口连接的选择器电路的示例的图示。
[0012]图7是示出用于将时钟信号传输到子库中的IO通道的时钟网络的示例的图示。
[0013]图8是可编程逻辑IC的示例。
具体实施方式
[0014]下面描述一个或多个具体的示例。为了提供对这些示例的简明描述，在说明书中并没有描述实际实现方式的全部特征。应该意识到，在任何这样的实际实现方式的开发中(比如，在任何工程或设计项目中)，必须做出若干特定于实现方式的决策以实现开发者的(例如，符合与系统相关的约束并符合与商业相关的约束的)特定目标，该特定目标可以随着实现方式的不同而发生变化。此外，应该意识到，这样的开发工作可能既复杂又耗时，然而，对于受益于本公开的普通技术人员来说，这将是设计、制造和制作的常规工作。
[0015]由于集成电路(Integrated Circuit，IC)芯片的尺寸和平面布置的限制，IC只能具有受限数量的输入/输出(IO)库。在每个IC的设计中，通常在以下项之间存在折衷：IC中的用于外部存储器接口的IO库的数量、其它类型的外部接口的数量、以及IC的成本和管芯尺寸。IC管芯中的输入/输出库的受限数量必须满足客户对IC中的外部存储器接口和测试特征的数量和类型的要求。在以前已知的IC管芯中，每个IO库只能是一个外部存储器接口的一部分。外部存储器接口不能被共享以最大化IC中的外部存储器接口的使用。因为每个IO库只能使用一个外部存储器接口，所以IC的使用者将无法在单个IO库内支持多个外部存储器接口。因此，IC管芯可以支持较少数量的外部存储器接口。
[0016]根据本文所公开的一些示例，提供了用于集成电路(IC)的系统和方法，该IC具有支持在两个或更多个不同外部接口之间共享的输入/输出(IO)库和子库。IC可以具有一个或多个IO库。每个IO库可以包括外部IO端子(例如，IO焊盘)、以及耦合到每个外部IO端子的相关电路(例如，输入和输出驱动器电路)。IC中的每个IO库可以包括两个或更多个子库。每个子库可以包括两个或更多个通道。每个通道可以包括外部IO端子的子集、以及IO库中的相关电路。IO库中的每个子库可以是两个或更多个不同外部接口的一部分。举例来说，子库中的一个或多个通道可以用作第一外部接口的一部分以与一个外部设备交换信号，并且同一子库中的一个或多个其它通道可以用作第二外部接口的一部分以与第二外部设备交换
信号。因为IO库中的每个子库可以是多个外部接口的一部分，所以IC可以用相同数量的IO库支持更多的外部接口。这些特征允许IC具有更多的灵活性和通用性，因为IC中的IO库可以被配置为支持用于不同类型的外部设备的不同外部接口。允许与多个不同外部接口共享子库的IC可以允许减小IC管芯尺寸，可以允许支持更多的外部接口，并且可以允许电路板的更紧凑设计，从而减少整个系统的占用空间和成本。
[0017]图1是示出能够在多个不同外部接口之间共享的输入/输出(IO)库100的示例的图示。图1所示的IO库100包括：8个外部端子组101－108、8个输入/输出(IO)驱动器电路组111－118、2个输入/输出(IO)锁相环(Phase
‑
Locked Loop，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一输入/输出通道，包括第一外部端子和第一驱动器电路，其中，所述第一驱动器电路通过作为第一外部接口的一部分的所述第一外部端子与第一外部设备交换信号，并且其中，所述第一输入/输出通道是第一输入/输出库中的第一子库的一部分，该部分实现所述第一外部接口的至少一部分；以及第二输入/输出通道，包括第二外部端子和第二驱动器电路，其中，所述第二驱动器电路通过作为第二外部接口的一部分的所述第二外部端子与第二外部设备交换信号，并且其中，所述第二输入/输出通道是所述第一输入/输出库中的所述第一子库的一部分，该部分实现所述第二外部接口的至少一部分。2.根据权利要求1所述的集成电路，还包括：第三输入/输出通道，包括第三外部端子和第三驱动器电路，其中，所述第三驱动器电路通过作为所述第二外部接口的一部分的所述第三外部端子与所述第二外部设备交换信号，并且其中，所述第三输入/输出通道是所述第一输入/输出库中的所述第一子库的一部分。3.根据权利要求2所述的集成电路，还包括：第四输入/输出通道，包括第四外部端子和第四驱动器电路，其中，所述第四驱动器电路通过作为所述第一外部接口的一部分的所述第四外部端子与所述第一外部设备交换信号，并且其中，所述第四输入/输出通道是所述第一输入/输出库中的所述第一子库的一部分。4.根据权利要求1所述的集成电路，还包括：第三输入/输出通道，包括第三外部端子和第三驱动器电路，其中，所述第三驱动器电路通过作为所述第二外部接口的一部分的所述第三外部端子与所述第二外部设备交换信号，并且其中，所述第三输入/输出通道是第二输入/输出库中的第二子库的一部分。5.根据权利要求1
‑
4中任一项所述的集成电路，其中，所述第一外部接口和所述第二外部接口是存储器接口，并且其中，所述第一外部设备和所述第二外部设备是存储器设备。6.根据权利要求1
‑
4中任一项所述的集成电路，还包括：统一架构接口电路，所述统一架构接口电路将从所述第一输入/输出通道接收的时钟信号与从所述第一输入/输出通道接收的数据信号进行相位对准。7.根据权利要求1
‑
4中任一项所述的集成电路，还包括：逻辑电路，在所述集成电路的核心逻辑区域中；以及选择器电路，所述选择器电路可配置为将来自所述第一输入/输出通道和所述第二输入/输出通道的信号提供给所述逻辑电路。8.根据权利要求7所述的集成电路，其中，所述选择器电路可配置为将来自所述逻辑电路的信号提供给所述第一输入/输出通道和所述第二输入/输出通道。9.根据权利要求4所述的集成电路，还包括：时钟网络，所述时钟网络将来自所述第二输入/输出通道的时钟信号提供给所述第二输入/输出通道和所述第三输入/输出通道中的每一者。10.一种用于与第一外部接口和第二外部接口共享第一输入/输出库中的第一子库的方法，所述方法包括：
将所述第一子库中的第一输入/输出通道实现为所述第一外部接口的至少一部分，以使用所述第一输入/输出通道中的第一驱动器电路通过第一外部端子与第一外部设备交换信号；以及将所述第一子库中的第二输入/输出通道实现为所述第二外部接口的至少一部分，以使用所述第二输入/输出通道...

【专利技术属性】
技术研发人员：阿奇安娜，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：