有效切换输出级功率驱动器制造技术

针对功率驱动器电路，为了减少或消除与栅极电容放电电流和不一致的有效V

【技术实现步骤摘要】
有效切换输出级功率驱动器


[0001]本文描述的实施例一般地涉及功率驱动器电路。

技术介绍

[0002]功率驱动器电路(例如，功率放大器、电压调节器)可以包括经偏置的输出功率级。在这些电路中，代替在轨之间切换形成功率级的晶体管的栅极端子，可以在某一模拟偏置电压V
bias
与轨电压之间切换栅极端子。p沟道场效应晶体管(PFET)可以在供电电压V
CC
与V
bias
之间切换，而n沟道FET(NFET)可以在接地端电压V
SS
与V
bias
之间切换。
[0003]多个晶体管可以组合在功率级晶体管群(PTC)中。因为这些PTC通常以相对高的栅极电容为特色，所以PTC切换事件常常与大量栅极电荷的转移相关联。例如，当PTC从关断状态切换到导通状态时，PTC栅极电压可以从V
CC
降低到V
bias
(例如，相对于地)，从而导致栅极电容放电电流I
disch
(t)。因此，有效V
bias
(V
bias_eff
)可能不再是恒定的，因为V
bias_eff
(t)＝V
bias
+δV
bias
(t)，其中δV
bias
(t)是V
bias
电路输出阻抗(Z
OUT_UGB
)上由于流经V
bias
电路的I
disch
(t)而引起的电压降。V
bias_eff
中的该不一致性是不希望的，且它会导致功率级性能的局部或关键退化。

技术实现思路

[0004]根据本申请的一方面，提供一种装置，包括：场效应晶体管FET，具有FET栅极；FET栅极节点导体，在第一阶段期间，FET栅极节点导体与FET栅极导电耦合，FET栅极节点导体具有相关联的FET栅极节点电压；第一阶段通过门(pass gate)PG
PH1
，在第一阶段期间，FET栅极通过第一PG
PH1
可切换地耦合；第二PG
PH2
，在第二阶段期间，FET栅极通过第二PG
PH2
可切换地耦合到本地偏置电压；以及比较器，用于：接收FET栅极节点电压和本地偏置电压；以及响应于FET栅极节点电压越过与本地偏置电压相关联的偏置电压阈值，将第一PG
PH1
和第二PG
PH2
从第一阶段切换到第二阶段。
[0005]根据本申请的一方面，提供一种方法，包括：在比较器处接收本地偏置电压和场效应晶体管FET栅极节点电压，FET栅极节点电压是从FET接收的，FET具有FET栅极，在第一阶段期间，FET栅极通过FET栅极节点导体而与比较器导电耦合；以及响应于FET栅极节点电压越过与本地偏置电压相关联的偏置电压阈值，将第一阶段通过门PG
PH1
和第二PG
PH2
从第一阶段切换到第二阶段，FET栅极在第一阶段期间通过第一PG
PH1
可切换地耦合，并且在第二阶段期间通过第二PG
PH2
可切换地耦合到本地偏置电压。
[0006]根据本申请的一方面，提供一种装置，包括：场效应晶体管FET，具有FET栅极；开关，包括第一开关端子，第一开关端子与FET栅极耦合；第一阶段通过门PG
PH1
，耦合到开关的第二开关端子；第二PG
PH2
，耦合到开关的所述第二开关端子；反相器，耦合到第二PG
PH2
；以及比较器，包括比较器输出节点，耦合到反相器和第一PG
PH1
的第一栅极；第一比较器输入节点，耦合到开关的所述第二开关端子；以及第二比较器输入节点，耦合到本地偏置电压节点。
附图说明
[0007]在附图(这些附图不一定按比例绘制)中，类似数字可以在不同视图中描述类似部件。具有不同字母后缀的类似数字可以代表类似组件的不同实例。一些实施例在附图中以举例方式说明，而不是以限制方式说明，在附图中：
[0008]图1是根据实施例示出的栅极放电电路的电路图。
[0009]图2是根据实施例的栅极放电方案时序图。
[0010]图3是根据实施例示出的功率晶体管模拟结果的图示。
[0011]图4是根据实施例示出的方法的流程图。
[0012]图5是根据实施例的计算设备的框图。
具体实施方式
[0013]本文描述的电路和方法提供了针对功率驱动器电路所面临的技术问题的技术解决方案。为了减少或消除与栅极电容放电电流和不一致的有效V
bias
相关的影响，可以将放电过程分成两个阶段。在第一阶段(phase_1)期间，晶体管栅极电荷通过大路径栅极排放到接地端。所得的到接地端(GND)的放电路径以非常低的阻抗为特征，因此即使对于高放电电流，所得的δV
bias
(t)|
phase_1
也可忽略。持续地监视晶体管栅极节点电压(V
gate
)，并且当V
gate
越过(例如，达到或下降到低于)基于V
bias
的目标值的偏置电压阈值时，放电过程从第一阶段切换到第二阶段。为了从第一阶段切换到第二阶段，到GND的电流路径通过将其路径栅极切换到关断状态而被切断，并且启用了在晶体管栅极电荷与V
bias
之间的替代路径。因为栅极节点电压接近于目标V
bias
，所以残余电荷和相关联的电流非常低，且δV
bias
(t)|
phase_1
也可忽略。
[0014]这些解决方案提供了各种优点，包括用于大驱动器输出级的改进的切换速度，而不需要用于去耦的专用硅面积。与试图通过增加切换转换时间来降低与期望电压的偏差δV
bias
(t)的解决方案(其中增加的切换转换时间可能与预期的使用场景不一致，并且导致推挽式NFET和PFET输出级配置的功耗增加)相比，这些解决方案提供了改进的性能。与向偏置结添加去耦电容以减小与期望电压的偏差δV
bias
(t)的解决方案(这可能导致显著的功率级面积损失，可能会变得依赖于技术(例如，可能需要金属－绝缘体－金属(MIM)电容)，并且可能导致重大布局复杂化或布局不可行)相比，这些解决方案还提供了改进的硅面积的使用。
[0015]在以下描述中，出于解释的目的，阐述了许多具体细节以提供对一些示例实施例的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开。
[0016]图1是根据实施例示出的栅极放电电路100的电路图。虽然在图1中示出了两个阶段的操作，并且在本文中针对在V
CC
和V
bias
之间切换PFET的PFET电路对两个阶段本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：场效应晶体管FET，具有FET栅极；FET栅极节点导体，在第一阶段期间，所述FET栅极节点导体与所述FET栅极导电耦合，所述FET栅极节点导体具有相关联的FET栅极节点电压；第一阶段通过门PGPH，在所述第一阶段期间，所述FET栅极通过所述第一PGPH可切换地耦合；第二PGPH，在第二阶段期间，所述FET栅极通过所述第二PG
PH2
可切换地耦合到本地偏置电压；以及比较器，用于：接收所述FET栅极节点电压和所述本地偏置电压；以及响应于所述FET栅极节点电压越过与所述本地偏置电压相关联的偏置电压阈值，将所述第一PGPH和第二PGPH从所述第一阶段切换到所述第二阶段。2.根据权利要求1的装置，所述FET还包括FET源极和FET漏极，其中响应于在所述第二阶段期间所述FET栅极耦合到所述本地偏置电压，所述FET在所述FET源极和FET漏极之间传导输入电压。3.根据权利要求2的装置，还包括FET栅极开关，该FET栅极开关与所述FET栅极导电耦合，所述FET栅极开关通过响应于接收到使能信号而将所述FET栅极从所述输入电压切换到所述FET栅极节点导体来启动所述第一阶段。4.根据权利要求3的装置，其中所述FET包括p沟道金属氧化物半导体PMOS，所述PMOS在所述第一阶段期间通过所述第一PGPH可切换地耦合到接地端。5.根据权利要求4的装置，其中所述第一PGPH响应于在该第一PGPH处接收到所述使能信号而将所述FET栅极耦合到所述接地端。6.根据权利要求3所述的装置，其中所述FET包括n沟道金属氧化物半导体NMOS，所述NMOS在所述第一阶段期间通过所述第一PGPH可切换地耦合到供电电压。7.根据权利要求6所述的装置，其中所述第一PGPH响应于在该第一PGPH处接收到所述使能信号而将所述FET栅极耦合到所述供电电压。8.根据权利要求3
‑
7中任一项所述的装置，其中所述比较器将所述第一PGPH从所述第一阶段切换到所述第二阶段包括：所述比较器向所述第一PGPH发送比较器输出信号。9.根据权利要求8所述的装置，还包括反相器，所述反相器被导电耦合在所述比较器和所述第二PGPH之间，所述反相器用于：接收来自所述比较器的所述比较器输出信号；基于所述比较器输出信号产生经逆变的比较器信号；以及将所述经逆变的比较器信号提供给所述第二PGPH。10.根据权利要求9所述的装置，其中所述第二PGPH被配置为：在所述第一PGPH从所述第一阶段切换到所述第二阶段之后，从所述第一阶段切换到所述第二阶段。11.根据权利要求1
‑
10中任一项所述的装置，还包括统一增益缓冲器，所述统一增益缓冲器被导电耦合到所述第二PGPH，所述统一增益缓冲器用于：接收控制单元偏置电压；基于所述控制单元偏置电压产生所述本地偏置电压；以及
向所述第二PGPH提供所述本地偏置电压。12.根据权利要求1
‑
11中任一项所述的装置，其中所述FET形成经偏置的输出功率级。13.根据权利要求1
‑
12中任一项所述的装置，还包括多个FET器件，所述FET器件与所述FET并联地导电耦合以形成功率级晶体管群。14.一种方法，包括：在比较器处接收本地偏置电压和场效应晶...

【专利技术属性】
技术研发人员：李尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：