半导体器件及其制造方法技术

本公开涉及一种半导体器件及其制造方法，栅电极经由栅极绝缘膜被形成在沟槽内部。在半导体衬底上形成的栅极绝缘膜被去除。绝缘膜被形成在半导体衬底上。p型基极区被形成在半导体衬底中。n型发射极区被形成在基极区中。对半导体衬底执行氢退火工艺。基极区与发射极区之间的边界位于比在沟槽的侧表面与栅极绝缘膜之间形成的绝缘膜深的位置。之间形成的绝缘膜深的位置。之间形成的绝缘膜深的位置。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2021年12月16日提交的日本专利申请No.2021
‑
203814的公开内容(包括说明书、附图和摘要)通过引用被整体并入本文中。


[0003]本专利技术涉及半导体器件及其制造方法，尤其涉及被设置有在沟槽内部形成的栅电极的半导体器件及其制造方法。

技术介绍

[0004]作为具有低导通电阻的IGBT(绝缘栅双极型晶体管)，已经广泛使用沟槽栅型IGBT。
[0005]下面列出了所公开的技术。
[0006][专利文件1]日本未审专利申请公开No.2013
‑
140885
[0007]例如，专利文件1公开了具有GGEE结构的IGBT。在这种IGBT中，沟槽被形成在n型半导体衬底中，并且栅电极经由栅极绝缘膜被掩埋在沟槽内部。此外，p型基极区被形成在半导体衬底中，并且n型发射极区被形成在基极区的上部中。基极区和发射极区通过在与栅极绝缘膜不同的绝缘膜被形成在半导体衬底上的状态下执行离子注入来形成。
专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括以下步骤：(a)制备第一导电类型的半导体衬底；(b)在所述步骤(a)之后，在所述半导体衬底中形成沟槽；(c)在所述步骤(b)之后，在所述沟槽内部和所述半导体衬底上形成栅极绝缘膜；(d)在所述步骤(c)之后，在所述栅极绝缘膜上形成第一导电膜以填充所述沟槽的内部；(e)在所述步骤(d)之后，去除在所述沟槽外部形成的所述第一导电膜，由此在所述沟槽内部形成由所述第一导电膜制成的栅电极；(f)在所述步骤(e)之后，去除在所述半导体衬底上形成的所述栅极绝缘膜；(g)在所述步骤(f)之后，在所述半导体衬底上形成第一绝缘膜；(h)在所述步骤(g)之后，在所述半导体衬底中形成与所述第一导电类型相反的第二导电类型的第一杂质区，使得所述第一杂质区的底部比所述沟槽的底部浅；(i)在所述步骤(h)之后，在所述第一杂质区中形成所述第一导电类型的第二杂质区；以及(j)在所述步骤(i)之后，对所述半导体衬底执行氢退火工艺，其中，在所述步骤(g)中，所述第一绝缘膜也被形成在所述沟槽的侧表面与所述栅极绝缘膜之间；并且其中所述第一杂质区与所述第二杂质区之间的边界位于比在所述沟槽的所述侧表面与所述栅极绝缘膜之间形成的所述第一绝缘膜深的位置。2.根据权利要求1所述的制造半导体器件的方法，其中，在所述步骤(f)中，所述栅极绝缘膜的与所述沟槽内部的所述栅电极的侧表面接触的部分也被去除，由此露出所述栅电极的所述侧表面的部分，其中，在所述步骤(g)中，所述第一绝缘膜也被形成在所述栅电极的所述侧表面的露出的所述部分上，并且其中所述边界位于比在所述步骤(f)中所露出的所述栅电极的所述侧表面的所述部分深的位置。3.根据权利要求2所述的制造半导体器件的方法，其中，在所述步骤(c)中，所述栅极绝缘膜是通过使用氧气和水蒸气的热氧化工艺来形成的，并且其中，在所述步骤(g)中，所述第一绝缘膜是通过使用氧气的热氧化工艺来形成的。4.根据权利要求3所述的制造半导体器件的方法，其中在所述半导体衬底上形成的所述第一绝缘膜的厚度小于在所述半导体衬底上形...

【专利技术属性】
技术研发人员：林志超，大形公士，高桥幸雄，今井朋弘，吉田哲也，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：