本揭露提供一种具备低数据引脚数量的驱动方式的拼接装置。拼接装置包括第一基板、第二基板以及数据驱动电路。第一基板包括多个第一半导体单元。第二基板包括多个第二半导体单元。数据驱动电路将第一数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元，并将第二数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元。第一半导体单元以及所述多个第二半导体单元。第一半导体单元以及所述多个第二半导体单元。
【技术实现步骤摘要】
拼接装置
[0001]本专利技术涉及一种电子装置，尤其涉及一种具备显示功能的拼接装置。
技术介绍
[0002]具备显示功能的电子装置包括数据驱动电路以及多个像素。数据驱动电路会通过数据引脚将数据信号提供至所述多个像素。为因应高显示分辨率的需求，单位面积的像素数量会增加。因此，数据驱动电路需要增加数据引脚的数量。在数据驱动电路的有限布局面积的情况下，随着数据引脚的数量的增加，数据引脚的宽度会被降低。
[0003]应注意的是，在制造工艺上，数据引脚的最小宽度是有限制的。一旦数据引脚的宽度低于被限制的最小宽度，拼接装置的良率势必会降低。为因应高显示分辨率的需求，现行的做法会增加数据驱动电路的数量或增加电路的布局面积。如此一来，上述做法会增加拼接装置的制作成本。因此，如何提供一种具备较少数据引脚数量的驱动方式的电子装置，是本领域技术人员的研究重点之一。
技术实现思路
[0004]本揭露是针对一种具备较少数据引脚数量的驱动方式的拼接装置。
[0005]根据本揭露的实施例，拼接装置包括第一基板、第二基板以及数据驱动电路。第一基板包括多个第一半导体单元。第二基板包括多个第二半导体单元。数据驱动电路耦接至第一基板以及第二基板。数据驱动电路将第一数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元，并将第二数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元。
[0006]基于上述，数据驱动电路将第一数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元，并将第二数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元。因此，数据驱动电路的数据引脚的数量可以等于第一基板以及第二基板的其中之一的数据通道的数量，而不是等于第一基板的数据通道的通道数量以及第二基板的数据通道的通道数量的总和。如此一来，数据驱动电路的数据引脚的数量被降低。
附图说明
[0007]图1是依据本揭露第一实施例所示出的拼接装置的示意图；
[0008]图2是依据本揭露第二实施例所示出的拼接装置的示意图；
[0009]图3是依据第二实施例所示出的操作示意图；
[0010]图4是依据本揭露第三实施例所示出的拼接装置的操作示意图；
[0011]图5是依据本揭露第四实施例所示出的拼接装置的操作示意图；
[0012]图6是依据本揭露第五实施例所示出的拼接装置的操作示意图；
[0013]图7是依据本揭露第六实施例所示出的拼接装置的操作示意图。
[0014]附图标记说明
[0015]100、200、300、400、500、600：拼接装置
[0016]110、310、410、510、610：数据驱动电路
[0017]120：扫描驱动电路
[0018]230：时序控制器
[0019]240：伽玛电路
[0020]250：电源电路
[0021]CH1_1～CH1_6：第一数据通道
[0022]CH2_1～CH2_6：第二数据通道
[0023]DP：驱动电能
[0024]P1～P6：数据引脚
[0025]SB1：第一基板
[0026]SB2：第二基板
[0027]SB3：第三基板
[0028]SB4：第四基板
[0029]SB5：第五基板
[0030]SB6：第六基板
[0031]SB7：第七基板
[0032]SB8：第八基板
[0033]SB9：第九基板
[0034]SB10：第十基板
[0035]SB11：第十一基板
[0036]SB12：第十二基板
[0037]SD1、SD1_1～SD1_6：第一数据信号
[0038]SD2、SD2_1～SD2_6：第二数据信号
[0039]SD3、SD3_1～SD3_6：第三数据信号
[0040]SD4、SD4_1～SD4_6：第四数据信号
[0041]SD5、SD5_1～SD5_6：第五数据信号
[0042]SD6：第六数据信号
[0043]SD7：第七数据信号
[0044]SD8：第八数据信号
[0045]SD9：第九数据信号
[0046]SD10：第十数据信号
[0047]SD11：第十一数据信号
[0048]SD12：第十二数据信号
[0049]SIMG：影像信号
[0050]SS1：第一扫描信号
[0051]SS2：第二扫描信号
[0052]SS3：第三扫描信号
[0053]SS4：第四扫描信号
[0054]SS5：第五扫描信号
[0055]SS6：第六扫描信号
[0056]SSn：第n扫描信号
[0057]SU1_1～SU1_18：第一半导体单元
[0058]SU2_1～SU2_18：第二半导体单元
[0059]SU3、SU3_1～SU3_6：第三半导体单元
[0060]SU4、SU4_1～SU4_6：第四半导体单元
[0061]SU5、SU5_1～SU5_6：第五半导体单元
[0062]SU6：第六半导体单元
[0063]SU7：第七半导体单元
[0064]SU8：第八半导体单元
[0065]SU9：第九半导体单元
[0066]SU10：第十半导体单元
[0067]SU11：第十一半导体单元
[0068]SU12：第十二半导体单元
[0069]T1：第一时间段
[0070]T2：第二时间段
[0071]T3：第三时间段
[0072]T4：第四时间段
[0073]T5：第五时间段
[0074]T6：第六时间段
[0075]T7：第七时间段
[0076]T8：第八时间段
[0077]T9：第九时间段
[0078]T10：第十时间段
[0079]T11：第十一时间段
[0080]T12：第十二时间段
具体实施方式
[0081]可通过参考如下文所描述的结合附图进行的以下详细描述来理解本揭露。应注意，出于清楚说明且易于读者理解的目的，本揭露的各个附图示出电子装置的一部分，且各个附图中的某些组件可以不按比例绘制。此外，附图中所示出的每个装置的数量和尺寸仅为说明性的且并不旨在限制本揭露的范围。
[0082]某些术语在整个描述和以下权利要求中用于指代具体组件。如本领域的技术人员将理解，电子设备制造商可以用不同名称来指代组件。本文件并不打算对名称不同而非功能不同的组件进行区分。在以下描述中和在权利要求中，术语“包含”、“包括”和“具有”以开放式方式使用，且因此应被解释为意指“包含但不限于
……”
因此，当在本揭露的描述中使用术语“包含”、“包括”和/或“具有”时，将表明本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种拼接装置，其特征在于，所述拼接装置包括：第一基板，包括多个第一半导体单元；第二基板，包括多个第二半导体单元；以及数据驱动电路，耦接至所述第一基板以及所述第二基板，经配置以将第一数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元，并将第二数据信号同时提供至所述多个第一半导体单元以及所述多个第二半导体单元。2.根据权利要求1所述的拼接装置，其特征在于：所述第一基板还包括用以接收所述第一数据信号的至少一第一数据通道，所述第二基板还包括用以接收所述第二数据信号的至少一第二数据通道，并且所述至少一第一数据通道的通道数量与所述至少一第二数据通道的通道数量相同。3.根据权利要求1所述的拼接装置，其特征在于：所述第一基板还包括用以接收所述第一数据信号的至少一第一数据通道，所述第二基板还包括用以接收所述第二数据信号的至少一第二数据通道，并且所述至少一第一数据通道的通道数量与所述至少一第二数据通道的通道数量不同。4.根据权利要求1所述的拼接装置，其特征在于，所述拼接装置还包括：扫描电路，耦接至所述第一基板以及所述第二基板，经配置以在第一时间段将第一扫描信号提供至所述第一基板，并且在第二时间段将第二扫描信号提供至所述第二基板，其中所述第一时间段不同于所述第二时间段。5.根据权利要求4所述的拼接装置，其特征在于，所述拼接装置还包括：第三基板，其中所述数据驱动电路耦接至所述第一基板、所述第二基板以及所述第三基板。6.根据权利要求5所述的拼接装置，其特征在于，所述数据驱动电...
【专利技术属性】
技术研发人员：冯育新，吕育泽，王崇德，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。