本公开是关于一种存储器的熔丝熔断方法及装置、存储介质及电子设备，方法包括：控制存储器进入测试模式，并降低存储器的内部时钟频率；启动熔丝熔断加载模式，控制存储器进入熔丝熔断模式；开启存储器的内部预充电，向熔丝熔断位置寄存器中写入待熔断熔丝位置；启动存储器的熔丝熔断过程，并在预设时间后关闭内部预充电；控制存储器相继退出熔丝熔断模式和测试模式，可以减小存储器等芯片在修补过程中成本较高的问题。本较高的问题。本较高的问题。
【技术实现步骤摘要】
存储器的熔丝熔断方法及装置、存储介质及电子设备
[0001]本公开涉及集成电路
，具体而言，涉及一种存储器的熔丝熔断方法及装置、存储介质及电子设备。
技术介绍
[0002]随着计算机技术的快速发展，集成电路芯片在人们的生产生活中发挥的作用越来越大。然而，芯片在研制、生产和使用过程中产生的失效问题不可避免，通常可以采用备用电路对芯片中的失效位置进行修补处理。
[0003]现有技术，通常是通过高端ATE(Automatic Test Equipment)集成电路自动测试机台来实现修补过程。这些测试机台一般具有比较强大的功能。
[0004]然而，测试机台的造价昂贵，操作复杂，导致芯片修补的成本较高。
[0005]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0006]本公开的目的在于提供一种存储器的熔丝熔断方法及装置、存储介质及电子设备，进而至少在一定程度上克服芯片在修补过程中成本较高的问题。
[0007]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本专利技术的实践而习得。
[0008]根据本公开的第一方面，提供一种熔丝熔断方法，所述方法包括：
[0009]提供可编程器件；
[0010]通过所述可编程器件对所述存储器执行以下动作：
[0011]控制存储器进入测试模式，并降低所述存储器的内部时钟频率；
[0012]启动熔丝熔断加载模式，控制所述存储器进入熔丝熔断模式；
[0013]开启所述存储器的内部预充电，向熔丝熔断位置寄存器中写入待熔断熔丝位置；
[0014]启动所述存储器的熔丝熔断过程，并在预设时间后关闭所述内部预充电；
[0015]控制所述存储器相继退出所述熔丝熔断模式和所述测试模式。
[0016]在本公开的一种示例性实施方式中，所述控制存储器进入测试模式，包括：
[0017]向测试模式寄存器中按顺序连续写入三个不同的第一预设数据，以控制所述存储器进入测试模式。
[0018]在本公开的一种示例性实施方式中，所述向测试模式寄存器中按顺序连续写入三个不同的第一预设数据，包括：
[0019]通过第一模式寄存器写入命令，将所述测试模式寄存器的地址数据和三个不同的所述第一预设数据发送至所述存储器。
[0020]在本公开的一种示例性实施方式中，所述降低所述存储器的内部时钟频率，包括：
[0021]通过第一模式寄存器写入命令，将时钟频率寄存器的第一预设比特位先置1，再置
0，以降低所述内部时钟频率。
[0022]在本公开的一种示例性实施方式中，所述启动熔丝熔断加载模式，包括：
[0023]向熔丝熔断加载寄存器中连续写入两个不同的第二预设数据，以控制所述存储器启动熔丝熔断加载模式。
[0024]在本公开的一种示例性实施方式中，所述向熔丝熔断加载寄存器中连续写入两个不同的第二预设数据，包括：
[0025]通过第一模式寄存器写入命令，将所述熔丝熔断加载寄存器的地址数据和两个不同的所述第二预设数据发送至所述存储器。
[0026]在本公开的一种示例性实施方式中，所述控制所述存储器进入熔丝熔断模式，包括：
[0027]向第一熔丝熔断寄存器中写入第三预设数据，以控制所述存储器进入熔丝熔断模式。
[0028]在本公开的一种示例性实施方式中，所述向第一熔丝熔断寄存器中写入第三预设数据，包括：
[0029]通过第二模式寄存器写入命令，将所述第三预设数据发送至所述存储器。
[0030]在本公开的一种示例性实施方式中，所述开启所述存储器的内部预充电，包括：
[0031]通过第二模式寄存器写入命令，将第二熔丝熔断寄存器的第二预设比特位先置0，再置1，以开启所述内部预充电。
[0032]在本公开的一种示例性实施方式中，所述向熔丝熔断位置寄存器中写入待熔断熔丝位置，包括：
[0033]通过第二模式寄存器写入命令，向所述熔丝熔断位置寄存器中写入所述待熔断熔丝位置对应的坐标值。
[0034]在本公开的一种示例性实施方式中，所述启动所述存储器的熔丝熔断过程，包括：
[0035]通过第二模式寄存器写入命令，将熔丝熔断启动寄存器的第三预设比特位先全部置1，再全部置0，以启动所述熔丝熔断过程。
[0036]在本公开的一种示例性实施方式中，所述在预设时间后关闭所述内部预充电，包括：
[0037]在所述预设时间后，通过第二模式寄存器写入命令，向所述第二熔丝熔断寄存器中写0，以关闭所述内部预充电。
[0038]在本公开的一种示例性实施方式中，所述控制所述存储器退出所述熔丝熔断模式，包括：
[0039]通过第二模式寄存器写入命令，向所述第一熔丝熔断寄存器中写0，以控制所述存储器退出所述熔丝熔断模式。
[0040]在本公开的一种示例性实施方式中，所述控制所述存储器退出所述测试模式，包括：
[0041]通过第一模式寄存器写入命令，向所述测试模式寄存器中写入第四预设数据，以控制所述存储器退出所述测试模式。
[0042]在本公开的一种示例性实施方式中，所述可编程器件与所述存储器的CA引脚、CKE引脚、CS引脚、CLK引脚和DQ引脚相连。
[0043]根据本公开的第二方面，提供一种存储器的熔丝熔断装置，所述装置包括：
[0044]可编程器件，其中所述可编程器件包括：
[0045]第一控制模块，用于控制存储器进入测试模式，并降低所述存储器的内部时钟频率；
[0046]第二控制模块，用于启动熔丝熔断加载模式，控制所述存储器进入熔丝熔断模式；
[0047]第三控制模块，用于开启所述存储器的内部预充电，向熔丝熔断位置寄存器中写入待熔断熔丝位置；
[0048]第四控制模块，用于启动所述存储器的熔丝熔断过程，并在预设时间后关闭所述内部预充电；
[0049]第五控制模块，用于控制所述存储器相继退出所述熔丝熔断模式和所述测试模式。
[0050]根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述存储器的熔丝熔断方法。
[0051]根据本公开的第四方面，提供一种电子设备，包括：
[0052]处理器；
[0053]存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现上述的存储器的熔丝熔断方法。
[0054]本公开提供的技术方案可以包括以下有益效果：
[0055]根据本示例实施例中的存储器的熔丝熔断方法，通过可编程器件首先控制存储器进入测试模式，再降低存储器的内部时钟频率；随后，启动熔丝熔断加载模式，以控制存储器进入熔丝熔断模式；在开启存储器的内部预充电后，向熔丝熔断位置寄存器中写入待熔断熔丝本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器的熔丝熔断方法，其特征在于，所述方法包括：提供可编程器件；通过所述可编程器件对所述存储器执行以下步骤：控制存储器进入测试模式，并降低所述存储器的内部时钟频率；启动熔丝熔断加载模式，控制所述存储器进入熔丝熔断模式；开启所述存储器的内部预充电，向熔丝熔断位置寄存器中写入待熔断熔丝位置；启动所述存储器的熔丝熔断过程，并在预设时间后关闭所述内部预充电；控制所述存储器相继退出所述熔丝熔断模式和所述测试模式。2.根据权利要求1所述的熔丝熔断方法，其特征在于，所述控制存储器进入测试模式，包括：向测试模式寄存器中按顺序连续写入三个不同的第一预设数据，以控制所述存储器进入测试模式。3.根据权利要求2所述的熔丝熔断方法，其特征在于，所述向测试模式寄存器中按顺序连续写入三个不同的第一预设数据，包括：通过第一模式寄存器写入命令，将所述测试模式寄存器的地址数据和三个不同的所述第一预设数据发送至所述存储器。4.根据权利要求1所述的熔丝熔断方法，其特征在于，所述降低所述存储器的内部时钟频率，包括：通过第一模式寄存器写入命令，将时钟频率寄存器的第一预设比特位先置1，再置0，以降低所述内部时钟频率。5.根据权利要求1所述的熔丝熔断方法，其特征在于，所述启动熔丝熔断加载模式，包括：向熔丝熔断加载寄存器中连续写入两个不同的第二预设数据，以控制所述存储器启动熔丝熔断加载模式。6.根据权利要求5所述的熔丝熔断方法，其特征在于，所述向熔丝熔断加载寄存器中连续写入两个不同的第二预设数据，包括：通过第一模式寄存器写入命令，将所述熔丝熔断加载寄存器的地址数据和两个不同的所述第二预设数据发送至所述存储器。7.根据权利要求1所述的熔丝熔断方法，其特征在于，所述控制所述存储器进入熔丝熔断模式，包括：向第一熔丝熔断寄存器中写入第三预设数据，以控制所述存储器进入熔丝熔断模式。8.根据权利要求7所述的熔丝熔断方法，其特征在于，所述向第一熔丝熔断寄存器中写入第三预设数据，包括：通过第二模式寄存器写入命令，将所述第三预设数据发送至所述存储器。9.根据权利要求1所述的熔丝熔断方法，其特征在于，所述开启所述存储器的内部预充电，包括：通过第二模式寄存器写入命令，将第二熔丝熔断寄存器的第二预设比特位先置0，再置1，以开启所述内部预充电。10.根据权利要求1所述的熔丝熔断方法，其特征在于，所述向熔丝...
【专利技术属性】
技术研发人员：刘建斌，马茂松，钱进，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。