【技术实现步骤摘要】
半导体器件及其制备方法
[0001]本专利技术涉及半导体器件制造
,特别涉及一种半导体器件及其制备方法。
技术介绍
[0002]在半导体器件制造
中,横向扩散金属氧化物半导体(laterally
‑
diffused metal
‑
oxide semiconductor,LDMOS),需要漂移区承担耐压,高档位下器件尺寸较大。而具有纵向沟道的槽型MOS是通过调节沟槽深度来调节耐压,可以减少器件尺寸。然而,纵向沟道槽型MOS是在衬底背面采用高掺杂收集载流子,与CMOS工艺兼容性较差。
[0003]为与CMOS工艺相兼容,则需要将纵向沟道槽型MOS的源极和漏极都在衬底表面引出。但在沟槽较深时,工艺的实施难度较大,并且还会造成导通电阻变高等问题。因此,需要一种新的纵向沟道槽型MOS,来解决上述问题。
技术实现思路
[0004]本专利技术的目的在于提供一种半导体器件及其制备方法,以解决如何降低源极和引出端引出的工艺难度,以及如何提高纵向沟道槽型MOS性能中的至少一 ...
【技术保护点】
【技术特征摘要】
1.一种半导体器件的制备方法,其特征在于,包括:提供一衬底,所述衬底中形成有从所述衬底的上表面向下延伸的阱区和沟槽,且所述沟槽贯穿所述阱区;形成栅极结构,所述栅极结构覆盖所述沟槽的侧壁;形成体区,所述体区位于所述阱区的下方的所述衬底中,且与所述栅极结构有部分交叠;形成源极和引出区,所述源极和所述引出区均位于所述沟槽下的所述体区中,所述沟槽暴露至少部分所述源极,且所述源极叠置于所述引出区上;形成第一介质层,所述第一介质层填充所述沟槽;形成漏极,所述漏极位于所述沟槽外周的所述阱区中;形成接触孔,所述接触孔依次贯穿所述第一介质层和所述源极,并延伸至所述引出区内,所述接触孔中形成导电插塞。2.根据权利要求1所述的半导体器件的制备方法,其特征在于,采用掺杂工艺形成所述体区、所述源极、所述引出区和所述漏极;所述体区和所述引出区具有第一导电类型,所述引出区的掺杂浓度高于所述体区的掺杂浓度;所述阱区、所述源极和所述漏极具有第二导电类型。3.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述源极的底部与所述沟槽的底壁之间的距离范围为:0.15微米
‑
0.25微米;所述引出区的底部与所述沟槽的底壁之间的距离范围为:0.35微米
‑
0.45微米。4.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述提供一衬底,所述衬底中形成有从所述衬底的上表面向下延伸的阱区和沟槽,且所述沟槽贯穿所述阱区,包括:在所述衬底中形成从所述衬底表面向下延伸的阱区;在所述衬底的上表面形成图案化的第一掩模层;以所述图案化的第一掩模层为阻挡,刻蚀所述衬底,形成依次贯穿所述第一掩模层和所述阱区的所述沟槽,且所述沟槽还延伸至所述阱区的下方的所述衬底中。5.根据权利要求4所述的半导体器件的制备方法,其特征在于,所述在所述衬底中形成从所述衬底表面向下延伸的阱区之后,且所述在所述衬底的上表面形成图案化的第一掩模层之前,包括:形成嵌设在所述阱区内的隔离结构;所述在所述衬底的上表面形成图案化的第一掩模层,包括:所述图案化的第一掩模层露出至少部分所述隔离结构;则在以所述图案化的第一掩模层为阻挡,刻蚀所述衬底的过程中还刻蚀所述隔离结构,形成依次贯穿所述第一掩模层、所述隔离结构和所述阱区的所述沟槽。6.根据权利要求4或5所述的半导体器件的制备方法,其特征在于,所述形成栅极结构,所述栅极结构覆盖所述沟槽的侧壁,包括:形成栅极介质层,所述栅极介质层覆盖所述第一掩模层的表面和所述沟槽的底壁和侧壁;于所述沟槽内填充栅极导电材料并回刻所述栅极导电材料,保留所述沟槽的底部的所述栅极导电材料;
形成第二介质层,所述第二介质层覆盖所述沟槽的底部的栅极导电材料、所述第一掩模层和所述沟槽的侧壁;刻蚀部分所述第二介质层,暴露出所述第一掩模层和部分所述沟槽的底部的栅...
【专利技术属性】
技术研发人员:张仪,许超奇,陈淑娴,林峰,马春霞,徐鹏龙,
申请(专利权)人:无锡华润上华科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。