一种屏蔽闸沟槽式功率金属氧化物半导体制作方法技术

本发明专利技术涉及一种屏蔽闸沟槽式功率金属氧化物半导体制作方法。本发明专利技术包括提供外延层；在所述外延层上进行光刻，得到沟槽；沿着所述沟槽内侧生长一层氧化层；在生长氧化层后的沟槽内沉积一层第一次碳掺杂氧化硅；在沉积一层第一次碳掺杂氧化硅后的沟槽内沉积源极多晶硅；在沉积源极多晶硅后的沟槽内沉积第二次碳掺杂氧化硅；对所述氧化层、第一次碳掺杂氧化硅、第二次碳掺杂氧化硅进行刻蚀；生长一层闸极氧化层，沉积闸极多晶硅；光刻得到P

【技术实现步骤摘要】
一种屏蔽闸沟槽式功率金属氧化物半导体制作方法


[0001]本专利技术涉及半导体
，尤其是指一种屏蔽闸沟槽式功率金属氧化物半导体制作方法。

技术介绍

[0002]为了环保省电的需求，屏蔽闸沟槽式功率金属氧化物半导体(Shielding gate MOSFET)的设计近年来一直被广泛的研究，其功能特点跟传统平面式或沟槽式的功率金属氧化物半导体相比，大大的减少了导通电阻，且由于此屏蔽闸组件的设计，Cgd几乎被完全屏蔽，导致开关损耗得到大量的优化，从而降低了成本要求。
[0003]本专利技术旨在对屏蔽闸沟槽式功率金属氧化物半导体进一步优化。

技术实现思路

[0004]本专利技术提供一种屏蔽闸沟槽式功率金属氧化物半导体制作方法，根据此方法得到的金属氧化物半导体将下方源极多晶硅的周围及上方的介质层以碳掺杂氧化硅做为屏蔽，能够同时优化了输入端及输出端的开关损耗，而又不影响既有的电压电流特性。
[0005]为解决上述技术问题，本专利技术提供一种屏蔽闸沟槽式功率金属氧化物半导体制作方法，包括如下步骤：提供外延层；在所述外延层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽闸沟槽式功率金属氧化物半导体制作方法，其特征在于，包括如下步骤：提供外延层（100）；在所述外延层（100）上进行光刻，得到沟槽（11）；沿着所述沟槽（11）内侧生长一层氧化层（101）；在生长氧化层（101）后的沟槽（11）内沉积一层第一次碳掺杂氧化硅（102a）；在沉积一层第一次碳掺杂氧化硅（102a）后的沟槽（11）内沉积源极多晶硅（103a）；在沉积源极多晶硅（103a）后的沟槽（11）内沉积第二次碳掺杂氧化硅（102b）；对所述氧化层（101）、第一次碳掺杂氧化硅（102a）、第二次碳掺杂氧化硅（102b）进行刻蚀，得到沿着沟槽（11）侧壁的氧化层残余层（101a）及位于所述氧化层残余层（101a）内侧与所述源极多晶硅（103a）之间的碳掺杂氧化硅残余层（102c）；沿着所述沟槽（11）内侧生长一层闸极氧化层（104a），再在生长一层闸极氧化层（104a）后的沟槽（11）内沉积闸极多晶硅（103b）；进行光刻工艺定义出区域后，离子掺杂得到P
‑
井区（105）和位于所述P
‑
井区（105）上部的N+井区（106），所述N+井区（106）上与所述P
‑
井区（105）上表面齐平；在所述闸极多晶硅（103b）、所述P
‑
井区（105）和N+井区（106）的上表面沉积一层碳掺杂氧化硅的介电层（107）；通过光刻工艺在所述碳掺杂氧化硅的介电层（107）上刻蚀出金属接触孔（108a），并在碳掺杂氧化硅的介电层（107）上方沉积一层金属层（108），所述金属层（108）的延伸端通过所述金属接触孔（108a）穿过碳掺杂氧化硅的介电层（107）、N+井区（106）并延伸至P
‑
井区（105）。2.根据权利要求1所述的一种屏蔽闸沟槽式功率金属氧化物半导体制作方法，其特征在于，所述沿着所述沟槽（11）内侧生长一层氧化层（101），包括：通过高温湿氧的方式沿着所述沟槽（11）内侧生长一层氧化层（101），其中，温度为900~1100℃，所述氧化层（101）的厚度为0.2~0.4μm。3.根据权利要求1所述的一种屏蔽闸沟槽式功率金属氧化物半导体制作方法，其特征在于，...

【专利技术属性】
技术研发人员：李振道，孙明光，朱伟东，赵泊然，
申请(专利权)人：江苏应能微电子股份有限公司，
类型：发明
国别省市：