一种SoC芯片GPIO引脚验证系统与方法技术方案

本发明专利技术公开了一种SoC芯片GPIO引脚验证系统与方法，包括待测SoC芯片和可编程逻辑器件，所述验证模块通过通信总线与待测SoC芯片通信连接；所述可编程逻辑器件内配置有与待测SoC芯片中的第一GPIO模块相匹配的第二GPIO模块，所述第二GPIO模块的各引脚分别与第一GPIO模块的各引脚一一对应连接；所述待测SoC芯片的存储器件中存放有GPIO配置程序、测试用例和GPIO参数的预设值；所述可编程逻辑器件，用于根据所述GPIO配置程序来配置第二GPIO模块各引脚的状态，再根据所述测试数据对所述待测SoC芯片的各GPIO引脚的输入输出功能进行验证。本发明专利技术待测SoC芯片可以完成GPIO接口的自测试，不需要外部主设备的介入，简化了验证架构和流程，节约了成本和时间，提高了验证效率。提高了验证效率。提高了验证效率。

【技术实现步骤摘要】
一种SoC芯片GPIO引脚验证系统与方法


[0001]本专利技术涉及IC验证
，特别涉及一种SoC芯片GPIO引脚验证系统与方法。

技术介绍

[0002]SoC(System on Chip，片上系统)芯片是在单个硅片上集成了包括数字、模拟以及处理器等功能在内的系统；SoC芯片已经成为目前信息
中最关键的技术，它是迅速发展的超大规模集成电路的主要技术，是电子器件持续集成发展的必然结果；而GPIO(General Purpose/Input Output)作为SoC芯片通用的I/O接口，可应用于所有的外设部件，可以解决应用的不确定性问题；因此，GPIO接口是很多集成电路公司的重要产品，大部分SoC芯片产品支持8、16、32个GPIO，还有支持更多的。因此，在芯片研发过程中，需要对SoC芯片的GPIO功能模进行充分验证，从而保证最终的芯片产品的正确性。
[0003]目前，对于GPIO的验证方法，一种是传统的输入功能验证，手动闭或开按钮从而来控制外部的高低电平，软件读取GPIO的状态来验证输入信号的正确与否，通过软件设置GPIO的输出电平高低，来驱动LED的亮或者灭，展示其输出功能，这种验证输入输出的方式需要人工参与为前提，效率低下；而大部分SoC芯片有多个GPIO接口，为了简化验证步骤，将所有GPIO连接在一起，只通过一个开关信号、或者一个LED来验证输入输出功能，虽然步骤得到了简化，但是这种方式验证不够充分，并不能验证到各个GPIO接口之间的相互影响，同时还需要少量的人工参与。另一种方法是通过外接上位机(微控制器芯片)来配合验证，该方法通过配置SoC芯片的GPIO为输出模式，输出高电平或者低电平，使用微控制器芯片读取GPIO的电平值，观察SoC芯片是否能正常输出高电平或者低电平，从而消除传统方法人工验证的效率低、可靠性低的问题；但是，该方法由于待测SoC芯片和微控制器芯片都是主设备，并没有从设备，在芯片间进行通信交互时需要额外增加硬件设备从而增加了成本；测试程序需要通过上位机下载到验证模块中，再转到待测SOC芯片，而且设备之间的通信总线一般都为速率较低的计算机总线，不管从程序加载的步骤上，还是数据传输速度上，效率都是偏低的，并且微控制器芯片的程序开发工作量大，验证平台搭建效率也有待提高。

技术实现思路

[0004]本专利技术的目的在于克服现有技术中的不足，提供一种SoC芯片GPIO引脚验证系统与方法，不需要外接上位机对SoC芯片进行程序的配置，只需将预设的测试程序存放在待测SoC芯片的存储器件中，通过利用可编辑器件即可实现验证，简化了验证架构和流程，节约了成本和时间，提高了验证效率。
[0005]为达到上述目的，本专利技术是采用下述技术方案实现的：
[0006]第一方面，本专利技术提供一种SoC芯片GPIO引脚验证系统，包括待测SoC芯片和可编程逻辑器件，所述验证模块通过通信总线与待测SoC芯片通信连接；
[0007]所述可编程逻辑器件内配置有与待测SoC芯片中的第一GPIO模块相匹配的第二GPIO模块，所述第二GPIO模块的各引脚分别与第一GPIO模块的各引脚一一对应连接；
[0008]所述待测SoC芯片的存储器件中存放有GPIO配置程序、测试用例和GPIO参数的预设值；
[0009]所述可编程逻辑器件，用于根据所述GPIO配置程序来配置第二GPIO模块各引脚的状态，再根据所述测试数据对所述待测SoC芯片的各GPIO引脚的输入输出功能进行验证。
[0010]结合第一方面，优选地，验证输入功能时，所述第一GPIO模块的各引脚设置为输入，所述第二GPIO模块的各引脚设置为输出；
[0011]所述待测SoC芯片，用于通过通信总线向可编程逻辑器件发送测试用例；
[0012]所述可编程逻辑器件，用于根据所述测试用例利用第二GPIO模块向第一GPIO模块发送测试数据，以测试第一GPIO模块各引脚的输入功能；
[0013]所述存储器件，用于根据第一GPIO模块各引脚接收到的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输入参数是否出错。
[0014]结合第一方面，优选地，验证输出功能时，所述第一GPIO模块的各引脚设置为输出，所述第二GPIO模块的各引脚设置为输入；
[0015]所述待测SoC芯片，用于根据测试用例通过第一GPIO模块向第二GPIO模块发送测试数据，以测试第一GPIO模块各引脚的输出功能；
[0016]所述可编程逻辑器件，用于将第二GPIO模块各引脚接收到的数据通过通信总线反馈至所述待测SoC芯片的存储器件中；
[0017]所述存储器件，用于根据可编程逻辑器件反馈的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输出参数是否出错。
[0018]结合第一方面，优选地，所述可编程逻辑器件采用CPLD或者FPGA芯片。
[0019]结合第一方面，优选地，所述测试用例包括验证待测SoC芯片各GPIO引脚的浮空输入功能、禁止输入功能、上拉输入功能、下拉输入功能、中断输入功能、推挽输出功能、禁止输出功能和开漏输出功能。
[0020]结合第一方面，优选地，所述可编程逻辑器件的通信总线接口配置为：通用异步收发传输器UART、集成电路总线接口IIC、串行外设接口SPI、低引脚数总线接口LPC、增强系列外围接口eSPI或者边界扫描测试接口JTAG。
[0021]结合第一方面，优选地，所述可编程逻辑器件中设有LED显示器；所述LED显示器与第二GPIO模块连接，用于显示验证通过与否。
[0022]第二方面，本专利技术提供一种SoC芯片GPIO引脚验证方法，应用于如第一方面任一所述的SoC芯片GPIO引脚验证系统，其特征在于，所述方法包括：
[0023]根据GPIO配置程序设置第一GPIO模块各引脚的状态和第二GPIO模块各引脚的状态，所述第二GPIO模块各引脚的状态与分别其对应连接的第一GPIO模块中各引脚的状态相反；
[0024]基于所述测试用例，通过第二GPIO模块中状态为输出的各引脚向第一GPIO模块中状态为输入的各引脚发送测试数据；
[0025]将第一GPIO模块中状态为输入的各引脚接收到的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输入参数是否出错；
[0026]基于所述测试用例向，通过第一GPIO模块中状态为输出的各引脚向第二GPIO模块中状态为输入的各引脚发送测试数据；
[0027]将第二GPIO模块中状态为输入的各引脚接收到的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输出参数是否出错。
[0028]结合第二方面，优选地，所述根据GPIO配置程序设置第一GPIO模块各引脚的状态和第二GPIO模块各引脚的状态，包括：将第一GPIO模块的各引脚状态全部设置为输入、全部设置为输出、或者一部分设置为输出另一部分设置为输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SoC芯片GPIO引脚验证系统，其特征在于，包括待测SoC芯片和可编程逻辑器件，所述验证模块通过通信总线与待测SoC芯片通信连接；所述可编程逻辑器件内配置有与待测SoC芯片中的第一GPIO模块相匹配的第二GPIO模块，所述第二GPIO模块的各引脚分别与第一GPIO模块的各引脚一一对应连接；所述待测SoC芯片的存储器件中存放有GPIO配置程序、测试用例和GPIO参数的预设值；所述可编程逻辑器件，用于根据所述GPIO配置程序来配置第二GPIO模块各引脚的状态，再根据所述测试数据对所述待测SoC芯片的各GPIO引脚的输入输出功能进行验证。2.根据权利要求1所述的SoC芯片GPIO引脚验证系统，其特征在于，验证输入功能时，所述第一GPIO模块的各引脚设置为输入，所述第二GPIO模块的各引脚设置为输出；所述待测SoC芯片，用于通过通信总线向可编程逻辑器件发送测试用例；所述可编程逻辑器件，用于根据所述测试用例利用第二GPIO模块向第一GPIO模块发送测试数据，以测试第一GPIO模块各引脚的输入功能；所述存储器件，用于根据第一GPIO模块各引脚接收到的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输入参数是否出错。3.根据权利要求1所述的SoC芯片GPIO引脚验证系统，其特征在于，验证输出功能时，所述第一GPIO模块的各引脚设置为输出，所述第二GPIO模块的各引脚设置为输入；所述待测SoC芯片，用于根据测试用例通过第一GPIO模块向第二GPIO模块发送测试数据，以测试第一GPIO模块各引脚的输出功能；所述可编程逻辑器件，用于将第二GPIO模块各引脚接收到的数据通过通信总线反馈至所述待测SoC芯片的存储器件中；所述存储器件，用于根据可编程逻辑器件反馈的数据与对应的GPIO参数的预设值进行比对，验证所述待测SoC芯片各GPIO引脚的输出参数是否出错。4.根据权利要求1所述的SoC芯片GPIO引脚验证系统，其特征在于，所述可编程逻辑器件采用CPLD或者FPGA芯片。5.根据权利要求1所述的SoC芯片GPIO引脚验证系统，其特征在于，所述测试用例包括验证待测SoC芯片各GPIO引脚的浮空输入功能、禁止输入功能、上拉输入功能、下拉输入功能、中...

【专利技术属性】
技术研发人员：陈强，韩娇，
申请(专利权)人：无锡先进技术研究院，
类型：发明
国别省市：