芯片仿真验证系统和方法技术方案

本申请实施例提供了一种芯片仿真验证系统和方法，该芯片仿真验证系统包括：前端服务器、硬件仿真加速器和至少一个接口扩展器；前端服务器上设置有至少一个第一接口，第一接口被构造为与一个接口扩展器上的第二接口相连接，每个接口扩展器包括一个第二接口及与第二接口相连接的至少两个第三接口；硬件仿真加速器包括至少两个模拟单元，每个模拟单元与一个第三接口相连接，不同的模拟单元与不同的第三接口相连接；模拟单元，用于模拟待验证芯片；前端服务器，用于通过接口扩展器分别与每个模拟单元进行通信，对各模拟单元模拟的待验证芯片进行验证。本方案能够提高芯片仿真验证的适用性。性。性。

【技术实现步骤摘要】
芯片仿真验证系统和方法


[0001]本申请实施例涉及芯片
，尤其涉及一种芯片仿真验证系统和方法。

技术介绍

[0002]在芯片的设计开发过程中，通过硬件仿真加速器对芯片的硬件代码进行仿真和验证，可以提前验证芯片中电路设计的准确性，进而基于验证结果对芯片的硬件代码进行迭代，提高芯片的设计开发效率。在对某些芯片进行仿真验证时，需要验证多个芯片互连后的运行状况是否满足设计要求，比如验证8个芯片互连后数据带宽是否与架构设计相匹配。在对多芯片互连进行仿真验证时，硬件仿真加速器模拟多个芯片，由前端服务器控制硬件仿真加速器对芯片互连功能进行验证。
[0003]目前，在对多芯片互连进行仿真验证时，需要根据互连芯片的数量选择具有相应数量接口的前端服务器，以使硬件仿真加速器模拟出的每个芯片通过一个接口与前端服务器相连接。
[0004]然而，在针对同一芯片进行不同数量芯片互连的仿真验证时，比如对同一芯片分别进行2/4/8芯片互连的仿真验证时，互连芯片的数量可能会超过前端服务器的接口上限，比如前端服务器包括4个可与硬件仿真加速器相连接的接口，则通过该前端服务器可进行互连芯片小于或等于4的芯片互连仿真验证，无法通过该前端服务器进行8芯片互连的仿真验证，因此芯片仿真验证系统的适用性较差。

技术实现思路

[0005]有鉴于此，本申请实施例提供一种芯片仿真验证系统和方法，以至少解决或缓解上述问题。
[0006]根据本申请实施例的第一方面，提供了一种芯片仿真验证系统，包括：前端服务器、硬件仿真加速器和至少一个接口扩展器；所述前端服务器上设置有至少一个第一接口，所述第一接口被构造为与一个所述接口扩展器上的第二接口相连接，每个所述接口扩展器包括一个所述第二接口及与所述第二接口相连接的至少两个第三接口；所述硬件仿真加速器包括至少两个模拟单元，每个所述模拟单元与一个所述第三接口相连接，不同的所述模拟单元与不同的所述第三接口相连接；所述模拟单元，用于模拟待验证芯片；所述前端服务器，用于通过所述接口扩展器分别与每个所述模拟单元进行通信，对各所述模拟单元模拟的待验证芯片进行验证。
[0007]根据本申请实施例的第二方面，提供了一种芯片仿真验证方法，包括：硬件仿真加速器包括的至少两个模拟单元模拟至少两个待验证芯片；前端服务器通过接口扩展器分别与每个所述模拟单元进行通信，对各所述模拟单元模拟的待验证芯片进行验证，其中，所述前端服务器上设置有至少一个第一接口，所述第一接口被构造为与一个所述接口扩展器上的第二接口相连接，每个所述接口扩展器包括一个所述第二接口及与所述第二接口相连接的至少两个第三接口，每个所述模拟单元与一个所述第三接口相连接，不同的所述模拟单
元与不同的所述第三接口相连接。
[0008]根据本申请实施例提供的芯片仿真验证方案，前端服务器包括至少一个第一接口，每个第一接口可以与一个接口扩展器上的第二接口相连接，每个接口扩展器上设置有多个第三接口，每个第三接口可以与硬件仿真加速器包括的一个模拟单元相连接，每个模拟单元可以模拟一个模拟待验证芯片，前端服务器通过接口扩展器分别与每个模拟单元进行通信，以对各模拟单元模拟的待验证芯片进行验证。接口扩展器可以将前端服务器上的每个第一接口扩展成多个第三接口，每个第三接口可以连接一个模拟单元，通过接口扩展器增加了前端服务器所能够连接模拟单元的数量，使前端服务器所能够连接模拟单元的数量大于前端服务器上第一接口的数量，从而可以根据仿真验证需求，对更多数量的互连芯片进行仿真验证，提高了芯片仿真验证系统的适用性。
附图说明
[0009]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0010]图1是本申请一个实施例的芯片仿真验证系统的示意图；
[0011]图2是本申请另一个实施例的芯片仿真验证系统的示意图；
[0012]图3是本申请一个实施例的接口扩展器的示意图；
[0013]图4是本申请另一个实施例的接口扩展器的示意图；
[0014]图5是本申请又一个实施例的芯片仿真验证系统的示意图；
[0015]图6是本申请一个实施例的芯片仿真验证方法的流程图。
具体实施方式
[0016]以下基于实施例对本申请进行描述，但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
[0017]首先，对本申请实施例进行描述的过程中出现的部分名词或术语适用于如下解释。
[0018]硬件仿真：在集成电路设计中，硬件仿真是用另一块硬件(通常是专用仿真系统)模拟一个或多个硬件(通常是设计中的系统)的行为的过程。比如，通过硬件仿真加速器模拟设计的芯片，以验证所设计芯片的电路结构是否能够达到预设的设计目标。
[0019]硬件仿真加速器：在对设计中的芯片进行硬件仿真的过程中，硬件仿真加速器可以基于设计中芯片的硬件代码，模拟设计中芯片进行数据处理，并返回相应的处理结果。
[0020]前端服务器：在对设计中的芯片进行硬件仿真的过程中，前端服务器可以模拟设计中芯片的调度单元，向模拟设计中芯片的硬件仿真加速器发送调度指令，使硬件仿真加速器执行相应的处理，并接收硬件仿真加速器的处理结果。
[0021]芯片仿真验证系统
[0022]图1是本申请一个芯片仿真验证系统的示意性框图。如图1所示，芯片仿真验证系统10包括前端服务器11、硬件仿真加速器13和至少一个接口扩展器12。前端服务器11上设置有至少一个第一接口111，第一接口111可以与一个接口扩展器12上的第二接口121相连接。每个接口扩展器12包括一个第二接口121和至少两个第三接口122，且同一接口扩展器12中第二接口121与各第三接口122相连接。硬件仿真加速器13包括至少两个模拟单元131，每个模拟单元131可以与一个第三接口122相连接，不同的模拟单元131与不同的第三接口122相连接。模拟单元131可以模拟待验证芯片。前端服务器11可以通过接口扩展器12分别与每个模拟单元131进行通信，以对各模拟单元131模拟的待验证芯片进行验证。
[0023]前端服务器11上设置有至少一个第一接口111，比如前端服务器11上设置有2个第一接口111，每个第一接口111可以连接一个接口扩展器12，每个扩展器12可以连接多个模拟单元131，而每个模拟单元131可以模拟一个待验证芯片。根据待验证芯片互连数量的需求，如果一个接口扩展器12所能够连接的模拟单元131的数量大于或等于互连的待验证芯片的数量，前端服务器11通过一个第一接口111连接一个接口扩展器12即可，如果一个接口扩展器1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片仿真验证系统，包括：前端服务器、硬件仿真加速器和至少一个接口扩展器；所述前端服务器上设置有至少一个第一接口，所述第一接口被构造为与一个所述接口扩展器上的第二接口相连接，每个所述接口扩展器包括一个所述第二接口及与所述第二接口相连接的至少两个第三接口；所述硬件仿真加速器包括至少两个模拟单元，每个所述模拟单元与一个所述第三接口相连接，不同的所述模拟单元与不同的所述第三接口相连接；所述模拟单元，用于模拟待验证芯片；所述前端服务器，用于通过所述接口扩展器分别与每个所述模拟单元进行通信，对各所述模拟单元模拟的待验证芯片进行验证。2.根据权利要求1所述的芯片仿真验证系统，还包括：至少两个速率转换单元；每个所述第三接口与一个所述速率转换单元相连接，不同的所述第三接口与不同的所述速率转换单元相连接；所述速率转换单元被构造为与一个所述模拟单元相连接，不同的所述速率转换单元与不同的所述模拟单元相连接；所述速率转换单元，用于缓存相连接的所述模拟单元与所述前端服务器之间的通信数据。3.根据权利要求1所述的芯片仿真验证系统，其中，所述接口扩展器包括：扩展板、至少一个连接板和至少两个连接线；所述扩展板上设置有一个所述第二接口及与所述第二接口相连接的至少两个第一连接线接口；所述连接板上设置有至少一个第二连接线接口和至少一个所述第三接口，不同的所述第二连接线接口与不同的所述第三接口相连接；每个所述第一连接线接口通过一个所述连接线连接与一个所述第二连接线接口，不同的所述第一连接线接口与不同的所述第二连接线接口相连接。4.根据权利要求3所述的芯片仿真验证系统，其中，每个所述连接板上设置有至少两个第二连接线接口和至少两个所述第三接口，不同的所述第二连接线接口与不同的所述第三接口相连接。5.根据权利要求3所述的芯片仿真验证系统，其中，每个所述...

【专利技术属性】
技术研发人员：王超杰，张天放，王逸洲，肖德宇，
申请(专利权)人：平头哥上海半导体技术有限公司，
类型：发明
国别省市：