一种抗电磁干扰的集成硅基光接收芯片及其制备方法技术

本发明专利技术涉及一种抗电磁干扰的集成硅基光接收芯片及其制备方法，所述光接收芯片设置有探测器阵列、光波导和光口；所述探测器阵列中的探测器的外围均设置有U型电磁屏蔽环。本发明专利技术的U型电磁屏蔽环极大增强了探测器的抗电磁干扰能力，使得探测器阵列中的相邻探测器距离可以进一步缩小，实现更高集成度的硅基光接收芯片设计，具有良好的市场应用前景。具有良好的市场应用前景。具有良好的市场应用前景。

【技术实现步骤摘要】
一种抗电磁干扰的集成硅基光接收芯片及其制备方法


[0001]本专利技术属于硅基光电子领域，特别涉及一种抗电磁干扰的集成硅基光接收芯片及其制备方法。

技术介绍

[0002]硅基光电子技术利用成熟的微电子互补金属氧化物半导体(CMOS)工艺设备，在绝缘体上硅(SOI)上制造用于光通信、光互连和光信号处理的光电子器件和芯片，可实现低成本、批量化生产。硅基光接收芯片主要用来接收携带信息的光信号，将光信号转化为电信号。
[0003]随着信息时代的发展，信息的传输速率越来越大，硅基光接收芯片可以采用多通道来提升整个数据传输系统的通道容量。而随着通道数的增加，通道之间的间距也在不断缩小，在高频时会出现较强的通道间电干扰，导致器件的性能下降。因此，需要设计一种抗高频电磁信号干扰的集成硅基光接收芯片。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种抗电磁干扰的集成硅基光接收芯片及其制备方法，极大增强了探测器的抗电磁干扰能力。
[0005]本专利技术提供了一种抗电磁干扰的集成硅基光接收芯片，所述光接收芯片设置有探测器阵列、光波导和光口；所述探测器阵列中的探测器的外围均设置有U型电磁屏蔽环；其中，所述U型电磁屏蔽环由下至上包括U型底层结构、U型金属环和电极层；所述底层结构由下至上包括顶层硅、锗层、N/P重掺层和接触孔层。
[0006]所述U型金属环由下至上设置有金属层和通孔层；所述金属层与接触孔层相连。
[0007]所述U型金属环为一层或多层。
[0008]所述U型金属环为多层时，第二层U型金属环的形状与电极层的形状相匹配。
[0009]所述接触孔层、金属环均是在氧化硅包层中。
[0010]光信号通过所述光口从光纤进入光接收芯片，进入光接收芯片的光通过光波导进入探测器阵列，转化为电信号输出。
[0011]本专利技术还提供了一种抗电磁干扰的集成硅基光接收芯片的制备方法，包括如下步骤：
[0012]S1刻蚀SOI衬底中的顶层硅形成探测器部分的硅层结构；
[0013]S2沉积氧化硅层，刻蚀形成锗生长区域，生长锗层，刻蚀形成探测器部分的锗波导有源区；S3在锗层中离子注入N型杂质离子形成N重掺层，离子注入P型杂质离子形成P重掺层；S4沉积氧化硅，在N/P重掺层区域刻蚀形成接触孔区域，沉积接触孔金属填孔，化学机械抛光；
[0014]S5沉积氧化硅，刻蚀出U型金属环的孔，沉积金属层填孔，化学机械抛光形成U型金属环；S6沉积氧化硅，刻蚀形成U型接触孔，沉积接触孔层填孔，化学机械抛光形成U型通孔；
S7沉积氧化硅，刻蚀形成U型电极层孔，沉积电极层填孔，化学机械抛光形成与U型金属环相匹配的形状，完成抗电磁干扰的集成硅基光接收芯片的制备。
[0015]本专利技术中的抗电磁干扰的集成硅基接收芯片不仅可以应用于四通道接收芯片设计，也适用与其他多通道(大于等于两通道)接收芯片设计。
[0016]有益效果
[0017]本专利技术的U型电磁屏蔽环极大增强了探测器的抗电磁干扰能力，使得探测器阵列中的相邻探测器距离可以进一步缩小，可实现更高集成度的硅基光接收芯片设计，具有良好的市场应用前景。
附图说明
[0018]图1为本专利技术光接收芯片示意图；
[0019]图2为本专利技术带有U型电磁屏蔽环的探测器示意图；
[0020]图3为本专利技术带有U型电磁屏蔽环的探测器的截面示意图；
[0021]图4a
‑
e为本专利技术金属层和电极层的加工结构图案。
具体实施方式
[0022]下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
[0023]实施例1
[0024]由图1
‑
3所示，本实施例提供了一种抗电磁干扰的集成硅基光接收芯片，所述光接收芯片设置有探测器阵列、光波导和光口；所述探测器阵列中的探测器的外围均设置有U型电磁屏蔽环；其中，所述U型电磁屏蔽环由下至上包括底层结构、U型金属环和电极层；所述底层结构由下至上包括顶层硅、锗层、N/P重掺层和接触孔层。
[0025]所述U型金属环由下至上设置有金属层和通孔层；所述金属层与接触孔层相连。
[0026]所述U型金属环为一层或多层。
[0027]所述U型金属环为多层时，第二层U型金属环的形状与电极层的形状相匹配。
[0028]所述接触孔层、金属环均是在氧化硅包层中。
[0029]光信号通过所述光口从光纤进入光接收芯片，进入光接收芯片的光通过光波导进入探测器阵列，转化为电信号输出。
[0030]本实施例中的集成硅基光接收芯片是基于SOI平台的，衬底是700um厚的硅(Si)，中间二氧化硅(SiO2)埋氧层厚度在2um左右，顶层硅厚0.22um，上面覆盖有SiO2。整个器件的加工工艺截面示意图如图3所示。
[0031]本实施例还提供了一种抗电磁干扰的集成硅基光接收芯片的制备方法，包括如下步骤：S1刻蚀SOI衬底中的顶层硅形成探测器部分的硅层结构；
[0032]S2沉积氧化硅层，刻蚀形成锗生长区域，生长锗层，刻蚀形成探测器部分的锗波导有源区；S3在锗层中离子注入N型杂质离子形成N重掺层，离子注入P型杂质离子形成P重掺层；S4沉积金属1层，刻蚀形成如图4(a)所示图案；
[0033]S5刻蚀形成图4(b)所示通孔1形状，沉积通孔1层金属，化学机械抛光；
[0034]S6沉积金属2层，刻蚀形成如图4(c)所示图案；
[0035]S7刻蚀形成如图4(d)所示通孔2形状，沉积通孔2层金属，化学机械抛光；
[0036]S8沉积电极层，并刻蚀形成与U型金属环相匹配的形状(图4(e))，完成抗电磁干扰的集成硅基光接收芯片的制备。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗电磁干扰的集成硅基光接收芯片，所述光接收芯片设置有探测器阵列、光波导和光口；其特征在于：所述探测器阵列中的探测器的外围均设置有U型电磁屏蔽环，U型屏蔽环两端接地；其中，所述U型电磁屏蔽环由下至上包括U型底层结构、U型金属环和电极层；所述底层结构由下至上包括顶层硅、锗层、N/P重掺层和接触孔层。2.根据权利要求1所述的光接收芯片，其特征在于：所述U型金属环由下至上设置有金属层和通孔层；所述金属层与接触孔层相连。3.根据权利要求1所述的光接收芯片，其特征在于：所述U型金属环为一层或多层。4.根据权利要求1所述的光接收芯片，其特征在于：所述U型金属环为多层时，第二层U型金属环的形状与电极层的形状相匹配。5.根据权利要求1所述的光接收芯片，其特征在于：所述接触孔层、金属环均是在氧化硅包层中。6.根据权利要求1所述的光接收芯片，其特征在于：光信号通过所述光...

【专利技术属性】
技术研发人员：武爱民，吴龙生，冯大增，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：