一种阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术实施例公开了一种阵列基板、显示面板及显示装置。该阵列基板包括衬底基板，衬底基板包括显示区和非显示区，显示区包括边角显示区和中间显示区，边角显示区位于中间显示区和非显示区之间；显示区包括位于衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，一列像素电路与至少两条数据信号线电连接；多条第一扇出走线，第一扇出走线的第一端与位于边角显示区的数据信号线电连接，第二端位于与第一扇出走线第一端电连接的数据信号线靠近中间显示区的一侧；非显示区包括扇出区，扇出区包括多条第二扇出走线；部分第二扇出走线的一端与第一扇出走线的第二端电连接。本发明专利技术实施例可以提升有效显示比例，节约布线空间，实现极窄边框。现极窄边框。现极窄边框。

【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置


[0001]本专利技术实施例涉及显示技术，尤其涉及一种阵列基板、显示面板及显示装置。

技术介绍

[0002]随着显示技术的发展，显示面板的屏占比越来越大，窄边框技术越来越受到欢迎。相关技术中采用将部分扇出线布局在显示区域的技术，实现产品窄边框。另外，随着显示面板分辨率的提高，为了提升电路的稳定性，双数据信号线(Double Data Line，DDL)设计采用交叉对像素电路进行信号写入的形式，可以减少同一根数据信号线上每行像素开关带来的跳变影响，提升电路稳定性。
[0003]但是，DDL设计会增加数据信号线数量，因此常规设计时会在显示区下方R角处增加多路复用电路换线，由于多路复用电路占用一定空间，会压缩扇出走线的布线空间，使边框变大，难以做到窄边框设计。

技术实现思路

[0004]本专利技术实施例提供一种阵列基板、显示面板及显示装置，该阵列基板可以提升有效显示比例，节约布线空间，实现极窄边框。
[0005]第一方面，本专利技术实施例提供一种阵列基板，其特征在于，包括：
[0006]衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括边角显示区和中间显示区，所述边角显示区位于所述中间显示区和所述非显示区之间；
[0007]所述显示区包括位于所述衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，一列所述像素电路与至少两条数据信号线电连接；
[0008]多条第一扇出走线，所述第一扇出走线的第一端与位于所述边角显示区的数据信号线电连接，所述第一扇出走线的第二端位于与所述第一扇出走线第一端电连接的所述数据信号线靠近所述中间显示区的一侧；
[0009]所述非显示区包括扇出区，所述扇出区包括多条第二扇出走线；
[0010]部分所述第二扇出走线的一端与所述第一扇出走线的第二端电连接。
[0011]第二方面，本专利技术实施例还提供一种阵列基板，其特征在于，包括：
[0012]衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括边角显示区和中间显示区，所述边角显示区位于所述中间显示区和所述非显示区之间；
[0013]所述显示区包括位于所述衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，一列所述像素电路与至少两条数据信号线电连接，所述像素电路包括N型晶体管和P型晶体管，所述N型晶体管包括金属氧化物有源层，所述P型晶体管包括低温多晶硅有源层；
[0014]多条第一扇出走线，所述第一扇出走线的第一端与位于所述边角显示区的数据信号线电连接，所述第一扇出走线的第二端位于与所述第一扇出走线第一端电连接的所述数据信号线靠近所述中间显示区的一侧；
[0015]所述非显示区包括扇出区，所述扇出区包括多条第二扇出走线；
[0016]部分所述第二扇出走线的一端与所述第一扇出走线的第二端电连接；
[0017]其中，所述第一扇出走线与所述N型晶体管的栅极层同层设置。
[0018]第三方面，本专利技术实施例还提供一种显示面板，包括上述的阵列基板。
[0019]第四方面，本专利技术实施例还提供一种显示装置，包括上述的显示面板。
[0020]本专利技术实施例提供的阵列基板，包括：衬底基板，衬底基板包括显示区和非显示区，显示区包括边角显示区和中间显示区，边角显示区位于中间显示区和非显示区之间；显示区包括位于衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，一列像素电路与至少两条数据信号线电连接；多条第一扇出走线，第一扇出走线的第一端与位于边角显示区的数据信号线电连接，第一扇出走线的第二端位于与第一扇出走线第一端电连接的数据信号线靠近中间显示区的一侧；非显示区包括扇出区，扇出区包括多条第二扇出走线；部分第二扇出走线的一端与第一扇出走线的第二端电连接。通过设置一列像素电路与至少两条数据信号线电连接，至少两条数据信号线交叉对像素电路进行信号写入，可以减少同一根数据信号线上每行像素开关带来的跳变影响，提升电路稳定性；通过在边角显示区设置第一扇出走线，第一扇出走线第一端与边角显示区的数据线电连接，第二端与扇出区的第二扇出走线连接，实现将部分扇出线布局在显示区域的走线布局，有利于节约布线空间，达到窄边框的效果。
附图说明
[0021]图1为本专利技术实施例提供的一种阵列基板的结构示意图；
[0022]图2为本专利技术实施例提供的一种阵列基板的局部结构示意图；
[0023]图3为本专利技术实施例提供的一种像素电路的结构示意图；
[0024]图4为本专利技术实施例提供的一种阵列基板的局部结构示意图；
[0025]图5～图9分别为图4所示的阵列基板的膜层分解示意图；
[0026]图10为本专利技术实施例提供的另一种阵列基板的局部结构示意图；
[0027]图11为本专利技术实施例提供的又一种阵列基板的局部结构示意图；
[0028]图12为本专利技术实施例提供的又一种阵列基板的局部结构示意图；
[0029]图13为本专利技术实施例提供的又一种阵列基板的局部结构示意图；
[0030]图14为本专利技术实施例提供的又一种阵列基板的局部结构示意图；
[0031]图15为本专利技术实施例提供的一种第一扇出走线的结构示意图；
[0032]图16为本专利技术实施例提供的一种阵列基板的剖面结构示意图；
[0033]图17为本专利技术实施例提供的又一种阵列基板的局部结构示意图；
[0034]图18为本专利技术实施例提供的另一种像素电路的结构示意图；
[0035]图19为本专利技术实施例提供的另一种阵列基板的剖面结构示意图；
[0036]图20为本专利技术实施例提供的一种显示装置的结构示意图。
具体实施方式
[0037]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便
于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0038]在本专利技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本专利技术。需要注意的是，本专利技术实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本专利技术实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0039]图1为本专利技术实施例提供的一种阵列基板的结构示意图。参考图1，该阵列基板包括：衬底基板100，衬底基板100包括显110示区110和非显示区120，显示区110包括边角显示区111和中间显示区112，边角显示区111位于中间显示区1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括边角显示区和中间显示区；所述边角显示区位于所述中间显示区和所述非显示区之间；所述显示区包括位于所述衬底基板一侧的多个阵列排布的像素电路和多条数据信号线，一列所述像素电路与至少两条数据信号线电连接；多条第一扇出走线，所述第一扇出走线的第一端与位于所述边角显示区的数据信号线电连接，所述第一扇出走线的第二端位于与所述第一扇出走线第一端电连接的所述数据信号线靠近所述中间显示区的一侧；所述非显示区包括扇出区，所述扇出区包括多条第二扇出走线；部分所述第二扇出走线的一端与所述第一扇出走线的第二端电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述像素电路包括第一发光控制模块、第二发光控制模块、第一初始化模块、第二初始化模块、驱动模块、数据写入模块、阈值补偿模块和存储模块；所述第一发光控制模块的控制端与使能信号线电连接，所述第一发光控制模块的第一端与第一电源电压信号线电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接；所述驱动模块的控制端与第一节点电连接，所述驱动模块的第二端与所述第二发光控制模块的第一端电连接；所述第二发光控制模块的控制端与所述使能信号线电连接，所述第二发光控制模块的第二端与发光元件的第一电极电连接；所述第一初始化模块的控制端与第一扫描信号线连接，所述第一初始化模块的第一端与第一参考信号线电连接，所述第一初始化模块的第二端与所述第一节点电连接；所述数据写入模块的控制端与第二扫描信号线电连接，所述数据写入模块的第一端与所述数据信号线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；所述阈值补偿模块的控制端与第三扫描信号线电连接，所述阈值补偿模块的第一端与所述驱动模块的第二端电连接，所述阈值补偿模块的第二端与所述第一节点电连接；所述第二初始化模块的控制端与第四扫描信号线电连接，所述第二初始化模块的第一端与第二参考信号线电连接，所述第二初始化模块的第二端与所述发光元件的第一电极电连接；所述存储模块的第一端与所述第一节点电连接，所述存储模块的第二端与所述第一电源电压信号线电连接。3.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括第一金属层、第二金属层、第三金属层、第四金属层和第五金属层；所述使能信号线、所述第一扫描信号线、所述第二扫描信号线、所述第三扫描信号线和所述第四扫描信号线均位于所述第一金属层；所述第一参考信号线和所述第二参考信号线均位于所述第二金属层；所述第一电源电压信号线位于所述第三金属层和第四金属层；所述数据信号线位于所述第五金属层；所述第一扇出走线位于所述第四金属层和所述第五金属层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一电源电压信号线包括位于所述第三金属层的第一子电源电压信号线和位于所述第四金属层的第二子电源电压信号线，所述第一子电源电压信号线沿第一方向延伸，所述第二子电源电压信号线沿第二方向延伸，所述第一方向和所述第二方向交叉；所述第一扇出走线包括位于所述第四金属层的第一走线和位于所述第五金属层的第二走线，所述第一走线沿所述第二方向延伸，所述第二走线沿所述第一方向延伸。5.根据权利要求4所述的阵列基板，其特征在于，所述第四金属层和所述第五金属层之间包括绝缘层，所述第一走线和所述第二走线通过设置于所述绝缘层的过孔电连接；所述显示区包括多个发光元件设置区，所述发光元件设置区包括金属电极；所述过孔在所述衬底基板的投影位于所述金属电极在所述衬底基板的投影内。6.根据权利要求4所述的阵列基板，其特征在于，所述显示区包括多个发光元件设置区，所述发光元件设置区包括金属电极；多个所述金属电极的中心在所述衬底基板的投影与所述第一走线在所述衬底基板的投影交叠。7.根据权利要求2所述的阵列基板，其特征在于，所述像素电路包括第一金属层、第二金属层、第三金属层、第四金属层和第五金属层；所述使能信号线、所述第一扫描信号线、所述第二扫描信号线、所述第三扫描信号线和所述第四扫描信号线均位于所述第一金属层；所述第一参考信号线和所述第二参考信号线均位于所述第二金属层；所述第一电源电压信号线位于所述第三金属层；所述数据信号线位于所述第四金属层；所述第一扇出走线位于所述第五金属层。8.根据权利要求7所述的阵列基板，其特征在于，所述第一扇出走线包括沿第二方向延伸的第一走线和沿第一方向延伸的第二走线，所述第一方向与所述数据信号线的延伸方向相同，所述第一方向和所述第二方向交叉。9.根据权利要求8所述的阵列基板，其特征在于，所述显示区包括多个发光元件设置区，所述发光元件设置区包括金属电极；所述第一走线在所述衬底基板的投影包括多个弯折形状，所述第一走线在所述衬底...

【专利技术属性】
技术研发人员：袁子慧，余洪良，
申请(专利权)人：武汉天马微电子有限公司，
类型：发明
国别省市：