可实现多模式乘累加计算的存算一体芯片制造技术

本发明专利技术提供一种可实现多模式乘累加计算的存算一体芯片，包括计算单元阵列和连接器阵列，计算单元阵列包括多个呈阵列排布的位单元；连接器阵列与计算单元阵列连接，包括列内连接器和列间连接器，用于实现位单元的列内连接和列间连接；调整位单元的配置信息、工作模式、阵内连接关系和阵间连接关系，使得计算单元阵列和连接器阵列构成二值权重网络乘累加计算结构、三值权重网络乘累加计算结构或多值网络乘累加计算结构，用以实现多模式乘累加计算。本发明专利技术通过调整位单元的配置信息、工作模式、阵内连接关系和阵间连接关系，实现多模式乘累加计算，解决了现有的静态随机存储器的存内计算芯片计算模式单一，灵活性较差的问题。灵活性较差的问题。灵活性较差的问题。

【技术实现步骤摘要】
可实现多模式乘累加计算的存算一体芯片


[0001]本专利技术涉及芯片
，尤其涉及一种可实现多模式乘累加计算的存算一体芯片。

技术介绍

[0002]深度卷积神经网络(Deep Convolutional Neural Network，DCNN)具有广泛的应用，比如云计算和边缘计算中的人工智能(Artificial Intelligence，AI)。乘法累加(Multiply
‑
and
‑
Accumulate,MAC)具有高规律性和并行性，并在功率和延迟方面占主导地位，是深度卷积神经网络中最常见的操作。对于大多数应用，AI边缘芯片需要具有多位和多模式的乘法累加。由于冯诺依曼瓶颈，传统的基于冯诺依曼架构的数字AI边缘处理器在运行乘累加计算时容易出现过多的能耗和延迟。存内计算(Compute
‑
In
‑
Memory，CIM)是一种有吸引力的方法，可以通过启用并行计算、减少内存访问和中间数据来提高乘累加计算的能量效率，从而消除冯诺依曼瓶颈。静态随机存储器(Static Rand本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可实现多模式乘累加计算的存算一体芯片，其特征在于，包括：计算单元阵列，所述计算单元阵列包括多个呈阵列排布的位单元；连接器阵列，与所述计算单元阵列连接，包括列内连接器和列间连接器，用于实现所述位单元的列内连接和列间连接；调整所述位单元的配置信息、工作模式、阵内连接关系和阵间连接关系，使得所述计算单元阵列和所述连接器阵列构成二值权重网络乘累加计算结构、三值权重网络乘累加计算结构或多值网络乘累加计算结构，用以实现多模式乘累加计算。2.根据权利要求1所述的可实现多模式乘累加计算的存算一体芯片，其特征在于，所述位单元包括：位处理单元，用于读写操作；放电路径单元，分别与所述位处理单元和所述列内连接器连接，根据所述开关连接器的断开或连接，使所述位单元处于AND操作模式或XNOR操作模式。3.根据权利要求1所述的可实现多模式乘累加计算的存算一体芯片，其特征在于，调整所述位单元的配置信息、工作模式、阵内连接关系和阵间连接关系，使得所述计算单元阵列和所述连接器阵列构成二值权重网络乘累加计算结构，包括：从所述计算单元阵列中选择两列所述位单元作为公共输入相关偏差列，所述公共输入相关偏差列对应的所述位单元通过所述列内连接器和所述列间连接器连接，所述位单元的存储值按列互补，其余列的所述位单元通过所述列内连接器连接，使得所述计算单元阵列和所述连接器阵列构成二值权重网络乘累加计算结构。4.根据权利要求1所述的可实现多模式乘累加计算的存算一体芯片，其特征在于，调整所述位单元的配置信息、工作模式、阵内连接关系和阵间连接关系，使得所述计算单元阵列和所述连接器阵列构成三值权重网络乘累加计算结构，包括：从所述计算单元阵列中选择两列所述位单元作为处理单元，将权重信息按行存储在所述处理单元对应的所述位单元中，使得所述计算单元阵列和所述连接器阵列构成三值权重网络乘累加计算结构。5.根据权利要求1所述的可实现多模式乘累...

【专利技术属性】
技术研发人员：王源，肖康林，崔小欣，
申请(专利权)人：北京大学，
类型：发明
国别省市：