一种基于感存算一体化的芯片系统技术方案

本发明专利技术适用于集成技术领域，提供了一种基于感存算一体化的芯片系统，包括：传感模块和存储运算模块，所述传感模块和存储运算模块一体集成在一基底上；所述传感模块包括像素单元、模数转换单元和数据传输单元，所述像素单元用于采集待测物体产生的像素信号，并将采集的像素信号传输给所述模数转换单元，所述模数转换单元能够接收所述像素信号，并将该像素信号转换为数字信号传输给所述数据传输单元；所述数据传输单元与所述存储运算模块连接，用于将所述数字信号传输给所述存储运算模块；本发明专利技术中的传感模块和存储运算模块，将图像采集、存储、计算集成为一体结构，可以有效改善图像信息处理的延迟、能耗增加的问题。能耗增加的问题。能耗增加的问题。

【技术实现步骤摘要】
一种基于感存算一体化的芯片系统


[0001]本专利技术属于集成
，尤其涉及一种基于感存算一体化的芯片系统。

技术介绍

[0002]伴随着半导体、新材料的快速发展，近两年集传感、存储、计算（简称感存算）一体化的一种新型架构进入大众的视线，通过在电子器件中集成信息感知、数据计算与数据存储的功能，可以极大程度地提高电子器件的信息处理效率，并节省能源降低能耗，具有应用于感存算一体化处理系统的潜力。
[0003]传统的传感单元与计算单元、存储单元处于分离的状态，信息需要通过传感单元将有效数据采集，并通过数模转换器等模块将数据转换成计算与存储单元可以处理的形式，并通过线路连接将信息传递至存储与计算单元。这一繁琐的过程使得信息处理的延迟、能耗增加。在医用内窥镜摄像设备方面，亦存在同样的问题，图像传感、存储、计算处于分离状态，导致后续的图像信息处理的延迟、能耗增加，限制了信号在实时低延迟信息传输的需要。因此，有必要针对医用内窥镜摄像系统，提出一种基于感存算一体化的芯片系统。

技术实现思路

[0004]本专利技术实施例的目的在于提供一种基于感存算一体化的芯片系统，以解决现有医用内窥镜摄像设备的图像采集、存储、计算处于分离状态，而导致后续的图像信息处理的延迟、能耗增加的问题。
[0005]本专利技术提出一种多层网络互联结构，层与层之间通过无线通信链路来进行互联，用无线通信链路来补充固定的光纤链路连接所带来的高时延问题，同时降低了网络阻塞率，该拓扑结构具有很好的可扩展性，具有时延低，阻塞率小的特点，具有更好的网络生存性。虽然，国内外很多学者提出采用无线通信技术融合进数据中心内部网络中，其中清华大学肖诗汉等人提出采用钻石型连接结构构件无线数据中心网络，其中，任意两个服务器间的直连链路都是无线链路；但是其服务器与交换机之间或者交换机与交换机之间的直连链路都是有线链路；可拓展性方面较差。
[0006]本专利技术实施例是这样实现的，一种基于感存算一体化的芯片系统，所述基于感存算一体化的芯片系统包括：传感模块和存储运算模块，所述传感模块和存储运算模块一体集成在一基底上；所述传感模块包括像素单元、模数转换单元和数据传输单元，所述像素单元用于采集待测物体产生的像素信号，并将采集的像素信号传输给所述模数转换单元，所述模数转换单元能够接收所述像素信号，并将该像素信号转换为数字信号传输给所述数据传输单元；所述数据传输单元与所述存储运算模块连接，用于将所述数字信号传输给所述存储运算模块；所述存储运算模块，用于接收、存储所述数据传输单元传输的数字信号，并将接收或存储的所述数字信号进行运算处理，以获得待测物体的图像信息。
[0007]优选地，所述像素单元采用全局式快门像素结构，该全局式快门像素结构能够在逐行读出像素信号中的像素前执行全局动作机制，进而控制所有像素同时开始曝光和结束曝光。
[0008]优选地，所述全局式快门像素结构至少包括全局复位晶体管、全局电荷传输晶体管、用于电荷缓存的存储单元；所述全局复位晶体管的源极接入供电电压，所述全局复位晶体管的漏极耦接于所述全局电荷传输晶体管的源极，所述全局电荷传输晶体管的漏级与电荷转移晶体管的源极连接，所述电荷转移晶体管的漏级与浮动扩散节点耦接，所述浮动扩散节点和源极跟随放大器的第一端耦接，并通过浮动扩散节点复位晶体管接入供电电压，所述浮动扩散节点与第一电容的一端耦接，所述全局复位晶体管与所述全局电荷传输晶体管之间连接光电二极管，所述存储单元耦接于所述全局电荷传输晶体管与所述电荷转移晶体管之间，所述源极跟随放大器的第二端接入供电电压，所述源极跟随放大器的第三端作为信号输出端。
[0009]优选地，所述模数转换单元包括采样保持器、模数转换器；所述采样保持器，将像素单元传输的像素信号进行模拟采样并读出，得到N个像素信号；所述模数转换器，按照时序将所述采样保持器采集的N个像素信号转换为至少N个像素的数字信号。
[0010]优选地，所述模数转换单元还包括数据对齐子模块，所述数据对齐子模块，用于通过冗余或非冗余变换，将所述模数转换器中各级A/D转换电路输出的像素位点转换为N个像素信号对应的数字信号。
[0011]优选地，所述数据传输单元包括并转串转换器和低压差分信号驱动器，所述模数转换器、并转串转换器、低压差分信号驱动器依次连接，以实现数字信号的传输。
[0012]优选地，所述存储运算模块采用双字线SRAM的存内计算电路。
[0013]优选地，所述双字线SRAM的存内计算电路包括存储阵列和外围运算电路，所述外围运算电路至少包括连接在所述存储阵列相应位线的预充电路、行译码电路、列译码电路及输出电路，所述行译码电路还连接有时序控制电路，所述列译码电路分别连接所述时序控制电路和输出电路。
[0014]本专利技术实施例提供的一种基于感存算一体化的芯片系统，本实施例中传感模块和存储运算模块一体集成在一基底上，在通过医用内窥镜摄像设备的图像采集的过程中，可以实现图像采集、存储和计算的高时效性及低时延，并减少一些不必要的外围传输电路；解决了现有医用内窥镜摄像设备的图像采集、存储、计算处于分离状态，而导致后续的图像信息处理的延迟、能耗增加的问题。
附图说明
[0015]图1为本专利技术实施例提供的一种基于感存算一体化的芯片系统的架构图；图2为本专利技术实施例中采用背照射工艺的像素单元的原理示意图；图3为本专利技术实施例中采用前照射工艺的像素单元的原理示意图；图4为本专利技术实施例中全局式快门像素结构的电路图；图5为本专利技术实施例中模数转换器的架构图；
图6为本专利技术实施例中采样保持器和模数转换器中12bit Pipelined ADC（即A/D转换电路）的实现电路图；图7为本专利技术实施例中SUB
‑
LVDS驱动器（低压差分信号驱动器）的连接示意图；图8为本专利技术实施例提供的CMOS 传感器的 LVDS 输出构成图；图9为本专利技术实施例中双字线SRAM的存内计算电路的电路图；附图中：100
‑
传感模块；200
‑
存储运算模块；110
‑
像素单元；111
‑
微透镜；112
‑
光学滤光片；113
‑
光电探测器；114
‑
金属层；120
‑
模数转换单元；210
‑
存储阵列；220
‑
外围运算电路。
实施方式
[0016]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0017]在提出本专利技术前，在医用内窥镜摄像设备方面，亦存在传统的图像传感单元与计算单元、存储单元处于分离的状态，这样的问题，由于图像传感、存储、计算处于分离状态，导致后续的图像信息处理的延迟、能耗增加，限制了信号在实时低延迟信息传输的需要；因此本专利技术针对医用内窥镜摄像系统提出一种基于感存算一体化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于感存算一体化的芯片系统，其特征在于，所述基于感存算一体化的芯片系统包括：传感模块和存储运算模块，所述传感模块和存储运算模块一体集成在一基底上；所述传感模块包括像素单元、模数转换单元和数据传输单元，所述像素单元用于采集待测物体产生的像素信号，并将采集的像素信号传输给所述模数转换单元，所述模数转换单元能够接收所述像素信号，并将该像素信号转换为数字信号传输给所述数据传输单元；所述数据传输单元与所述存储运算模块连接，用于将所述数字信号传输给所述存储运算模块；所述存储运算模块，用于接收、存储所述数据传输单元传输的数字信号，并将接收或存储的所述数字信号进行运算处理，以获得待测物体的图像信息。2.根据权利要求1所述的基于感存算一体化的芯片系统，其特征在于，所述像素单元采用全局式快门像素结构，该全局式快门像素结构能够在逐行读出像素信号中的像素前执行全局动作机制，进而控制所有像素同时开始曝光和结束曝光。3.根据权利要求1所述的基于感存算一体化的芯片系统，其特征在于，所述全局式快门像素结构至少包括全局复位晶体管、全局电荷传输晶体管、用于电荷缓存的存储单元；所述全局复位晶体管的源极接入供电电压，所述全局复位晶体管的漏极耦接于所述全局电荷传输晶体管的源极，所述全局电荷传输晶体管的漏级与电荷转移晶体管的源极连接，所述电荷转移晶体管的漏级与浮动扩散节点耦接，所述浮动扩散节点和源极跟随放大器的第一端耦接，并通过浮动扩散节点复位晶体管接入供电电压，所述浮动扩散节点与第一电容的一端耦接，所述全局复位晶体管与所述全局电...

【专利技术属性】
技术研发人员：梁朝朝，郝宗耀，杨诚，傅强，金文平，刘进，许建国，牛迪，张艳茹，王明，朱冠兰，
申请(专利权)人：合肥德铭电子有限公司，
类型：发明
国别省市：