成像元件和成像装置制造方法及图纸

根据本公开一个实施方案的成像元件包括：保持电荷的浮动扩散层(FD)；共享所述浮动扩散层(FD)的四个以上的光电转换元件(PD)；和多个传输栅(TG)，其针对共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)中的每个设置，并且被构造为从共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)输出电荷。共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)连同所述浮动扩散层(FD)一起以矩阵状配置，和不共享所述浮动扩散层(FD)的两个以上的所述光电转换元件(PD)中的每个的所述传输栅(TG)彼此一体化。述传输栅(TG)彼此一体化。述传输栅(TG)彼此一体化。

【技术实现步骤摘要】
【国外来华专利技术】成像元件和成像装置


[0001]本公开涉及一种成像元件和成像装置。

技术介绍

[0002]为了获得小型化的成像元件和高密度的像素，已经开发了具有三维结构的成像元件，其中像素构成要素的一部分(例如，放大晶体管)形成在另一硅基板上，以形成层叠结构(例如，参见专利文献1)。
[0003]除了PD之外，包含光电二极管(PD)的第一层还包括传输栅(TG)、浮动扩散部(FD)和基板接触件。通常，用于向这些部件施加偏压的信号线通过贯通接触件引出到第二层的上侧，并与用于放置在第二层中元件的信号线一起形成在第二层中。此时，贯通接触件形成部分不能被用作第二层的有效区域，从而需要减少贯通接触件的数量，以便实现单元微细化和特性改进。
[0004]为了减少贯通接触件的数量，专利文献1提出了以下技术，其通过将形成传输栅的多晶硅延伸到像素阵列的外部，并将多晶硅升高到像素阵列外部的第二层，来减少像素阵列内的贯通接触件的数量。
[0005]引用文献列表
[0006]专利文献
[0007]专利文献1：WO 2019/131965 A
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种成像元件，包括：保持电荷的浮动扩散层；共享所述浮动扩散层的四个以上的光电转换元件；和多个传输栅，其针对共享所述浮动扩散层的四个以上的所述光电转换元件中的每个设置，并且被构造为从共享所述浮动扩散层的四个以上的所述光电转换元件输出电荷，其中，共享所述浮动扩散层的四个以上的所述光电转换元件连同所述浮动扩散层一起以矩阵状配置，和不共享所述浮动扩散层的两个以上的所述光电转换元件中的每个的所述传输栅彼此一体化。2.根据权利要求1所述的成像元件，还包括：连接到一体化的所述传输栅的贯通配线。3.根据权利要求1所述的成像元件，还包括：绝缘性的元件隔离部，其在彼此相邻的两个以上的所述光电转换元件之间至少部分地电气隔离，其中，一体化的所述传输栅被布置为在所述元件隔离部上通过。4.根据权利要求3所述的成像元件，其中，所述浮动扩散层包括：扩散层，其针对共享所述浮动扩散层的四个以上的所述光电转换元件中的每个设置；和连接层，其连接共享所述浮动扩散层的四个以上的所述光电转换元件中的每个的所述扩散层。5.根据权利要求4所述的成像元件，其中，所述连接层和所述传输栅由相同的材料形成。6.根据权利要求5所述的成像元件，其中，所述材料是多晶硅。7.根据权利要求3所述的成像元件，其中，所述元件隔离部将彼此相邻的两个以上的所述光电转换元件彼此完全地电气隔离。8.根据权利要求1所述的成像元件，其中，不共享所述浮动扩散层的四个所述光电转换元件中的每个的所述传输栅彼此一体化。9.根...

【专利技术属性】
技术研发人员：町田贵志，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：