一种高精度自校准磁开关芯片制造技术

本申请公开了一种高精度自校准磁开关芯片，用于提高芯片磁场检测工作的精准度。本申请包括：VCC管脚分别与带隙基准及电流偏置模块和调试校准模块连接；带隙基准及电流偏置模块分别与供电电压模块和参考电压模块连接；数字模块分别与调试校准模块和参考电压模块VREF_COMP连接；惠斯通电桥分别与供电电压模块、GND管脚和低失调比较器连接；低失调比较器分别与参考电压模块、数字模块和第一晶体管NMOS连接；第一晶体管NMOS分别与GND管脚和OUT管脚连接；复用输出模块分别与数字模块、调试校准模块和OUT管脚连接；调试校准模块分别与OUT管脚和Test管脚连接。OUT管脚和Test管脚连接。OUT管脚和Test管脚连接。

【技术实现步骤摘要】
一种高精度自校准磁开关芯片


[0001]本申请实施例涉及磁传感器领域，尤其涉及一种高精度自校准磁开关芯片。

技术介绍

[0002]磁传感器是一种将磁场转换成相应电信号的电子器件，而磁开关属于磁传感器中重要的一类，其通过磁信号进行开关控制的元器件。磁信号具有极强的穿透力，对于常见的障碍物，如塑料、金属、木材、岩石等非导磁材料均能轻易穿透并实现信号的完整传递，且在信号传递过程中不受环境中的尘埃、油污、烟雾、背景光源的影响。磁传感器以其独特的优势广泛应用与各类非接触式控制系统中，具体应用涉及军事国防、医疗电子、工业控制、消费电子等多个领域。
[0003]目前磁开关总的可分为两类：传统的一类是以干簧管、电磁感应线圈为代表的非集成型磁开关，另一类是以霍尔效应器件、磁阻效应器件为核心的磁敏感元件，与微电子工艺相结合开发的集成型磁开关。传统的非集成型磁开关由于存在体积大、寿命短、灵敏度低等缺点，逐渐被集成型磁开关所取代。本申请主要描述集成型磁开关。对于一个由完全理想的磁敏元件构成的惠斯通电桥，在零磁场下其磁感应电压为0。但是在实际情况中，由于磁敏元件在制作过程中会发送接触孔不匹配、掺杂浓度注入不均匀、材料的各向异性、几何结构不对称、封装应力等问题，这些都将会使得磁敏元件不匹配，导致失调电压的产生。即在外界磁场强度为0时，磁感应电压不为0，而是存在一个失调电压Vos。对于一个由实际的磁敏元件构成的惠斯通电桥产生的失调电压Vos一般在几毫伏到十几毫伏之间，与磁感应电压处于相同的量级；相比于与外界磁场强度相关的磁感应电压，失调电压Vos与磁场大小不成比例且难以预测其精确值。如果无法将磁感应电压与失调电压分离，接口电路将难以识别，导致结果出现偏差，芯片磁场检测精度与可靠性将受到大幅度影响。这时就需要进行消除失调电压的处理，才能保证芯片磁场检测的精度和可靠性。
[0004]目前在业界主流有以下几种技术消除失调电压：双惠斯通电桥失调技术、4惠斯通电桥失调消除技术、旋转电流失调消除技术。本申请主要针对双惠斯通电桥失调技术、4惠斯通电桥失调消除技术提出缺陷。
[0005]惠斯通电桥内部集成的磁敏元件可以是Hall、AMR、GMR或者TMR磁阻。而Hall、AMR、GMR或者TMR磁阻会随着外界温度的变化二改变其本身的特性，进而影响惠斯通电桥的磁感应电压输出。在宽温度范围内工作的稳定性会下降，进而降低了整个芯片外加磁场检测的精度。

技术实现思路

[0006]本申请公开了一种高精度自校准磁开关芯片，用于提高芯片磁场检测工作的精准度。
[0007]本申请第一方面提供了一种高精度自校准磁开关芯片，包括：
[0008]惠斯通电桥、供电电压模块Regulator、带隙基准及电流偏置模块BG&Ibias、低失
调比较器COMP、参考电压模块VREF_COMP、数字模块Digital TOP、调试校准模块Debug DUT&Cali、复用输出模块MUX和第一晶体管NMOS；
[0009]VCC管脚分别与带隙基准及电流偏置模块BG&Ibias和调试校准模块Debug DUT&Cali连接；
[0010]带隙基准及电流偏置模块BG&Ibias分别与供电电压模块Regulator和参考电压模块VREF_COMP连接；
[0011]数字模块Digital TOP分别与调试校准模块Debug DUT&Cali和参考电压模块VREF_COMP连接；
[0012]惠斯通电桥分别与供电电压模块Regulator、GND管脚和低失调比较器COMP连接；
[0013]低失调比较器COMP分别与参考电压模块VREF_COMP、数字模块Digital TOP和第一晶体管NMOS连接；
[0014]第一晶体管NMOS分别与GND管脚和OUT管脚连接；
[0015]复用输出模块MUX分别与数字模块Digital TOP、调试校准模块Debug DUT&Cali和OUT管脚连接；
[0016]调试校准模块Debug DUT&Cali分别与OUT管脚和Test管脚连接。
[0017]可选的，参考电压模块VREF_COMP包括零温度系数电流模块、正温度系数电流模块、零温度系数电阻R5、PNP三极管、缓冲器A1、缓冲器A2、第二晶体管NMOS、第三晶体管NMOS、电阻R6、参考电压VREF输出、电阻RREF和7比特电流舵型DAC；
[0018]零温度系数电流模块、正温度系数电流模块叠加后与零温度系数电阻R5的第一端连接；
[0019]零温度系数电阻R5的第一端与缓冲器A1的负极连接，零温度系数电阻R5的第二端与PNP三极管的发射极连接；
[0020]PNP三极管的基极和集电极接地；
[0021]电阻R6第一端分别与第二晶体管NMOS和缓冲器A1的正极连接，电阻R6第二端接地；
[0022]缓冲器A1的输出分别与第二晶体管NMOS和第三晶体管NMOS连接；
[0023]第二晶体管NMOS和第三晶体管NMOS还与电源连接；
[0024]参考电压VREF输出分为参考电压VREFN和参考电压VREFP，参考电压VREFP分别与第三晶体管NMOS、电阻RREF第一端和7比特电流舵型DAC连接；
[0025]参考电压VREFN分别与电阻RREF第二端、缓冲器A2的输出和负极连接；
[0026]缓冲器A2的正极与电压VBG_div连接。
[0027]可选的，惠斯通电桥由磁敏元件R1、磁敏元件R2、磁敏元件R3、磁敏元件R4组成；
[0028]磁敏元件R1、磁敏元件R2、磁敏元件R4、磁敏元件R3依次连接组成电桥。
[0029]可选的，磁敏元件R1、磁敏元件R2的接口与低失调比较器COMP连接；
[0030]磁敏元件R3、磁敏元件R4的接口与低失调比较器COMP连接；
[0031]磁敏元件R2、磁敏元件R4的接口与GND管脚连接；
[0032]磁敏元件R1、磁敏元件R2的接口与供电电压模块Regulator连接。
[0033]可选的，磁敏元件R1、磁敏元件R2、磁敏元件R3、磁敏元件R4为Hall磁阻、AMR磁阻、GMR磁阻或者TMR磁阻。
[0034]可选的，低失调比较器COMP包括第一开关对RST、第二开关对RST、开关对Φ1、开关对Φ1d、开关对Φ2、采样电容CA/CB、第一级失调存储电容C1A/C1B、第二级失调存储电容C2A/C2B、第一级预放大A3、第二级预放大A4、动态锁存比较器Latch和D触发器DFF；
[0035]开关对Φ2与采样电容CA/CB连接；
[0036]开关对Φ1d与采样电容CA/CB连接；
[0037]采样电容CA/CB分别与开关对Φ1和第一级预放大A3连接；
[0038]第一级失调存储电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高精度自校准磁开关芯片，其特征在于，包括：惠斯通电桥、供电电压模块Regulator、带隙基准及电流偏置模块BG&Ibias、低失调比较器COMP、参考电压模块VREF_COMP、数字模块Digital TOP、调试校准模块Debug DUT&Cali、复用输出模块MUX和第一晶体管NMOS；VCC管脚分别与所述带隙基准及电流偏置模块BG&Ibias和所述调试校准模块Debug DUT&Cali连接；所述带隙基准及电流偏置模块BG&Ibias分别与所述供电电压模块Regulator和所述参考电压模块VREF_COMP连接；所述数字模块Digital TOP分别与所述调试校准模块Debug DUT&Cali和所述参考电压模块VREF_COMP连接；所述惠斯通电桥分别与所述供电电压模块Regulator、GND管脚和所述低失调比较器COMP连接；所述低失调比较器COMP分别与所述参考电压模块VREF_COMP、所述数字模块Digital TOP和所述第一晶体管NMOS连接；所述第一晶体管NMOS分别与GND管脚和OUT管脚连接；所述复用输出模块MUX分别与所述数字模块DigitalTOP、所述调试校准模块Debug DUT&Cali和所述OUT管脚连接；调试校准模块Debug DUT&Cali分别与所述OUT管脚和Test管脚连接。2.根据权利要求1所述的高精度自校准磁开关芯片，其特征在于，所述参考电压模块VREF_COMP包括零温度系数电流模块、正温度系数电流模块、零温度系数电阻R5、PNP三极管、缓冲器A1、缓冲器A2、第二晶体管NMOS、第三晶体管NMOS、电阻R6、参考电压VREF输出、电阻RREF和7比特电流舵型DAC；所述零温度系数电流模块、正温度系数电流模块叠加后与所述零温度系数电阻R5的第一端连接；所述零温度系数电阻R5的第一端与所述缓冲器A1的负极连接，所述零温度系数电阻R5的第二端与所述PNP三极管的发射极连接；所述PNP三极管的基极和集电极接地；所述电阻R6第一端分别与所述第二晶体管NMOS和所述缓冲器A1的正极连接，所述所述电阻R6第二端接地；所述缓冲器A1的输出分别与所述第二晶体管NMOS和所述第三晶体管NMOS连接；所述第二晶体管NMOS和所述第三晶体管NMOS还与电源连接；所述参考电压VREF输出分为参考电压VREFN和参考电压VREFP，所述参考电压VREFP分别与所述第三晶体管NMOS、所述电阻RREF第一端和所述7比特电流舵型DAC连接；所述参考电压VREFN分别与所述电阻RREF第二端、所述缓冲器A2的输出和负极连接；所述缓冲器A2的正极与电压VBG_div连接。3.根据权利要求1所述的高精度自校准磁...

【专利技术属性】
技术研发人员：何生生，王为，李泽宏，李勇，
申请(专利权)人：贵州恒芯微电子科技有限公司，
类型：发明
国别省市：