半导体结构及其制备方法技术

本公开提供一种半导体结构及其制备方法。半导体结构包括一基底；一重分布层，设置在该基底上并具有一介电层、一导电栓塞以及一接合垫，该介电层设置在该基底上，该导电栓塞延伸在该介电层内，该接合垫邻近该导电栓塞且被该介电层所围绕；以及一导电凸块，设置在该导电栓塞上；其中该接合垫至少部分接触该导电栓塞与该导电凸块。再者，亦提供一种半导体结构的制备方法。制备方法。制备方法。

【技术实现步骤摘要】
半导体结构及其制备方法
[0001]本专利技术主张美国第17/541,792号及第17/543,194号专利申请案的优先权(即优先权日为“2021年12月3日”及“2021年12月6日”)，其内容以全文引用的方式并入本文中。


[0002]本公开涉及一种半导体结构。尤其涉及一种具有一接合垫的半导体结构，该接合垫至少部分经由一重分布层暴露以容纳一外部互连结构。

技术介绍

[0003]半导体元件使用在不同的电子应用，例如个人电脑、手机、数字相机，或其他电子设备。半导体元件的制造包含依序地沉积不同材料层在一半导体基底上，以及使用光刻与蚀刻工艺图案化多个材料层以形成多个微电子元件在该半导体基底上或在该半导体基底中，多个微电子元件包括晶体管、二极管、电阻器及/或电容器。
[0004]半导体产业通过不断缩减最小特征尺寸以继续提高微电子元件的整合密度，其允许更多的元件整合到一给定的区域中。举例来说，为了进一步增加该半导体元件的密度，已经研究了两个或更多个元件的堆叠。因此，希望发展解决相关制造挑战的改进。
[0005]上文的“现有技术”说本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：一基底；一重分布层，设置在该基底上，且包括一介电层、一导电栓塞以及一接合垫，该介电层设置在该基底上，该导电栓塞延伸在该介电层内，该接合垫邻近该导电栓塞并被该介电层围绕；以及一导电凸块，设置在该导电栓塞上；其中该接合垫至少部分接触该导电栓塞与该导电凸块。2.如权利要求1所述的半导体结构，其中该导电栓塞的一第一表面与该接合垫的一第二表面经由该介电层而暴露。3.如权利要求2所述的半导体结构，其中该导电栓塞的该第一表面与该接合垫的该第二表面呈共面。4.如权利要求2所述的半导体结构，其中该导电栓塞的该第一表面与该接合垫的该第二表面接触该导电凸块的一籽晶层。5.如权利要求2所述的半导体结构，其中该导电栓塞的该第一表面、该接合垫的该第二表面以及该介电层的一第三表面呈共面。6.如权利要求2所述的半导体结构，其中该导电栓塞的该第一表面完全被该导电凸块所覆盖。7.如权利要求2所述的半导体结构，其中该接合垫的该第二表面的一第一部分被该导电凸块所覆盖，该第二表面的一第二部分经由该介电层而暴露且通过该导电凸块而暴露，而且该第一部分上小于该第二部分。8.如权利要求1所述的半导体结构，其中该接合垫的一上剖面具有一环状形状、一扇型形状或一多边形形状。9.如权利要求1所述的半导体结构，其中该导电栓塞的一高度上大于该接合垫的一厚度。10.如权利要求1所述的半导体结构，其中该重分布层具有一导电组件，将该导电栓塞电性连接该基底。11.如权利要求10所述的半导体结构，其中该导电组件经由该导电栓塞而电性连接到该导电栓塞。12.如权利要求10所述的半导体结构，其中该导电组件经由该导电栓塞而电性连接到该接合垫。13.一种半导体结构，包括：一第一基底；以及一重分布层，设置在该第一基底上，且包括一介电层、一导电栓塞以及一接合垫，该介电层设置在第一基底上，该导电栓塞延伸在该介电层内，该接合垫被该介电层所围绕并接触该导电栓塞；其中该导电栓塞至少部分被该接合垫所围绕。14.如权利要求13所述的半导体结构，还包括一导电凸块，覆盖该导电栓塞且部分覆盖该接合垫。15.如权利要求14所述的半导体结构，其中该导电栓塞的一宽度上小于该导电凸块的
一宽度。16.如权利要求14所述的半导体结构，其中在该导电栓塞与该接合垫之间的一界面设置在该导电凸块下。17.如权利要求14所述的半导体结构，其中该导电凸块设置在一第二基底的一互连结构上并与该第二基底的该互连结构接合。18.如权利要求14所述的半导体结构，其中该接合垫包括一第一接合垫以及一第二接合垫，该第二接合垫与该第一接合垫分隔开，而...

【专利技术属性】
技术研发人员：丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：