AB类输出级和运算放大器制造技术

本公开提供了一种AB类输出级和运算放大器，其利用电源监测电路，在上电初始状态，Class AB控制环路未建立起来时，根据监测电源电压生成的参考电压控制第一输入节点的电位为电源电压，和控制第二输入节点的电位为参考地电压，并在上电完成后解放输出晶体管对的控制端，由Class AB控制环路自调节输出电压状态；以及能够通过电流泄放电路在上电过程，形成输出电路中耦合电流的泄放路径。由此可防止上电过程中在AB类输出级中形成较大的贯穿电流，有效解决了输出电压的过冲现象，避免后级电路的误动作，从而确保负载稳定工作。从而确保负载稳定工作。从而确保负载稳定工作。

【技术实现步骤摘要】
AB类输出级和运算放大器


[0001]本公开涉及集成电路
，具体涉及一种AB类输出级和运算放大器。

技术介绍

[0002]运算放大器是能把电源电压的电压或功率放大的器件，广泛应用于通信、PC、消费、汽车和工业等领域。
[0003]基于Class AB结构的输出级控制电路可以能够为模拟电路和射频电路等噪声敏感电路提供稳定的输出电压信号VOUT，但在电源上电过程，环路的瞬态响应有限，输出级不受环路控制，在输出级中会形成较大的贯穿电流，过大的贯穿电流会影响芯片的使用寿命。同时，由于贯穿电流流向负载，输出电压信号VOUT会出现过冲(overshoot)现象，若过冲幅度过大，可能会导致后续电路异常，因此在实际输出级控制电路中需尽量避免过冲现象。
[0004]图1所示为现有技术中已有的一种Class AB运算放大器的输出级100，其中晶体管Mp1、晶体管Mp2、晶体管Mp3和晶体管Mn1、晶体管Mn2、晶体管Mn3及其所在支路的元器件共同构成class AB的控制环路，晶体管Mpout和晶体管Mnout为输出晶体管，电容Cc1和电阻Rz1用于晶体管Mpout栅漏电压的米勒补偿，电容Cc2和电阻Rz2用于晶体管Mnout栅漏电压的米勒补偿。在上电过程，旁路电容C1和C2会使节点p1和节点p2上拉到接近电源电压VDD，旁路电容C3和C4会使节点n1和节点n2下拉到接近参考地电压GND，由于此时电源电压VDD较低，Class AB控制环路还没有建立好，输出晶体管Mpout和Mnout的栅极控制端pgate和ngate的电压将不受控制环路的控制，进而导致输出晶体管Mpout和Mnout中会有较大的贯穿电流流过，而过大的贯穿电流可能会损坏芯片，并且此时输出电压Vout的状态也是不确定的，这就会使输出电压Vout产生较大的过冲而导致电路误动作。

技术实现思路

[0005]为了解决上述技术问题，本公开提供了一种AB类输出级和运算放大器。
[0006]一方面本公开提供了一种AB类输出级，其包括：
[0007]控制电路，用于接收前级电路提供的差分放大信号并根据电源电压调整其自身电路状态，生成第一驱动电压或第二驱动电压；
[0008]输出电路，具有接收第一驱动电压的第一输入节点和接收第二驱动电压的第二输入节点，以及提供输出电压的输出节点；
[0009]电源监测电路，与输出电路连接，用于在上电初始阶段，根据监测电源电压生成的参考电压控制第一输入节点的电位为电源电压，以及控制第二输入节点的电位为参考地电压；
[0010]电流泄放电路，与电源监测电路连接，用于在上电过程中，形成前述输出电路中耦合电流的泄放路径。
[0011]优选地，前述的输出电路包括：
[0012]第一晶体管和第二晶体管，该第一晶体管和第二晶体管串联连接在电源端与地之
间，且该第一晶体管和第二晶体管的连接节点作为该AB类输出级的输出端；
[0013]第一电容和第一电阻，该第一电容和第一电阻串联连接在第一晶体管的控制端和第二端之间，该第一晶体管的第一端连接电源端，控制端作为前述的第一输入节点；
[0014]第二电容和第二电阻，该第二电容和第二电阻串联连接在前述第二晶体管的控制端和第二端之间，该第二晶体管的第一端接地，控制端作为前述的第二输入节点。
[0015]优选地，前述的电源监测电路包括：
[0016]第三晶体管，该第三晶体管的第二端连接电源端，第一端依次串联连接第四晶体管和第三电阻到地，且该第四晶体管的控制端接地；
[0017]第五晶体管，该第五晶体管的第一端与第三晶体管的第一端共同连接在第四晶体管的第二端，且该第五晶体管的控制端接地，第二端作为控制节点，提供第一控制电压；
[0018]第四电阻和第五电阻，该第四电阻和第五电阻串联连接在电源端与地之间，且该第四电阻和第五电阻的连接节点与前述第三晶体管的控制端，以提供前述的参考电压。
[0019]优选地，前述的第三晶体管、第四晶体管和第五晶体管的其中任一为耗尽型器件。
[0020]优选地，前述的第五晶体管的宽长比大于第三晶体管的宽长比。
[0021]优选地，前述的电流泄放电路包括：
[0022]第六晶体管，该第六晶体管的第一端连接电源端，第二端连接前述第一输入节点，控制端连接前述控制节点，以接入前述的第一控制电压；
[0023]第七晶体管，该第七晶体管的第一端连接电源端，第二端串联连接第六点阻到地，控制端与第六晶体管的控制端共同连接前述的控制节点；
[0024]第八晶体管，该第八晶体管的第一端和第六点阻的第一端共同连接到地，第二端连接第一电容和第一电阻的连接节点，控制端连接第六点阻的第二端；
[0025]第一反相器和第九晶体管，该第九晶体管的第一端接地，第二端连接前述的第二输入节点，该第一反相器的电源端连接第六晶体管的控制端，该第一反相器的输出端连接第九晶体管的控制端。
[0026]优选地，前述的控制电路包括：
[0027]第十晶体管，该第十晶体管的第一端通过第一电流源连接到电源端，第二端通过第二电流源连接到地，控制端通过第三电容连接电源端，且该第一电流源与第十晶体管的连接节点作为前述的第一输入节点，用于提供前述的第一驱动电压，该第十晶体管与第二电流源的连接节点作为前述的第二输入节点，用于提供前述的第二驱动电压；
[0028]第十一晶体管，该第十一晶体管的第一端连接前述第二输入节点，第二端连接前述第一输入节点，控制端通过第四电容连接到地。
[0029]优选地，前述的控制电路还包括：
[0030]第十二晶体管和第三电流源，该第十二晶体管和第三电流源串联连接在电源端与地之间，且该第十二晶体管的控制端通过第五电容连接到电源端；
[0031]第四电流源和第十三晶体管，该第四电流源和第十三晶体管串联连接在电源端与地之间，且该第十三晶体管的控制端连接在第三电容与第十晶体管的控制端之间的连接节点，该第四电流源和第十三晶体管的连接节点与前述第五电容和第十二晶体管的控制端之间的连接节点连接。
[0032]优选地，前述的控制电路还包括：
[0033]第五电流源和第十四晶体管，该第五电流源和第十四晶体管串联连接在电源端与地之间，且该第十四晶体管的控制端通过第六电容连接到地；
[0034]第十五晶体管和第六电流源，该第十五晶体管和第六电流源串联连接在电源端与地之间，且该第十五晶体管的控制端连接在前述第四电容与第十一晶体管的控制端之间的连接节点，该第十五晶体管和第六电流源的连接节点与前述第六电容和第十四晶体管的控制端之间的连接节点连接。
[0035]优选地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管中的任一为金属氧化物半导体场效应晶体管。
[0036]优选地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AB类输出级，其特征在于，包括：控制电路，用于接收前级电路提供的差分放大信号并根据电源电压调整其自身电路状态，生成第一驱动电压或第二驱动电压；输出电路，具有接收所述第一驱动电压的第一输入节点和接收所述第二驱动电压的第二输入节点，以及提供输出电压的输出节点；电源监测电路，与所述输出电路连接，用于在上电初始阶段，根据监测所述电源电压生成的参考电压控制所述第一输入节点的电位为所述电源电压，以及控制所述第二输入节点的电位为参考地电压；电流泄放电路，与所述电源监测电路连接，用于在上电过程中，形成所述输出电路中耦合电流的泄放路径。2.根据权利要求1所述的AB类输出级，其特征在于，所述输出电路包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管串联连接在电源端与地之间，且所述第一晶体管和所述第二晶体管的连接节点作为所述AB类输出级的输出端；第一电容和第一电阻，所述第一电容和所述第一电阻串联连接在所述第一晶体管的控制端和第二端之间，所述第一晶体管的第一端连接电源端，控制端作为所述第一输入节点；第二电容和第二电阻，所述第二电容和所述第二电阻串联连接在所述第二晶体管的控制端和第二端之间，所述第二晶体管的第一端接地，控制端作为所述第二输入节点。3.根据权利要求2所述的AB类输出级，其特征在于，所述电源监测电路包括：第三晶体管，所述第三晶体管的第二端连接电源端，第一端依次串联连接第四晶体管和第三电阻到地，且所述第四晶体管的控制端接地；第五晶体管，所述第五晶体管的第一端与所述第三晶体管的第一端共同连接在所述第四晶体管的第二端，且所述第五晶体管的控制端接地，第二端作为控制节点，提供第一控制电压；第四电阻和第五电阻，所述第四电阻和所述第五电阻串联连接在电源端与地之间，且所述第四电阻和所述第五电阻的连接节点与所述第三晶体管的控制端，以提供所述参考电压。4.根据权利要求3所述的AB类输出级，其特征在于，所述第三晶体管、所述第四晶体管和所述第五晶体管的其中任一为耗尽型器件。5.根据权利要求4所述的AB类输出级，其特征在于，所述第五晶体管的宽长比大于所述第三晶体管的宽长比。6.根据权利要求5所述的AB类输出级，其特征在于，所述电流泄放电路包括：第六晶体管，所述第六晶体管的第一端连接电源端，第二端连接所述第一输入节点，控制端连接所述控制节点，以接入所述第一控制电压；第七晶体管，所述第七晶体管的第一端连接电源端，第二端串联连接第六点阻到地，控制端与所述第六晶体管的控制端共同连接所述控制节点；第八晶体管，所述第八晶体管的第一端和所述第六点阻的第一端共同连接到地，第二端连接所述第一电容和所述第一电阻的连接节点，控制端连接所述第六点阻的第二端；第一反相器和第九晶体管，所述第九晶体管的第一端接地，第二端连接所述第二输入节点，所述第一反相器的电源端连接所述第六晶体管的控制端，所述第一反相器的输出端
连接所述第九晶体管的控制端。7.根据权利要求6所述的AB类输出级，其特征在于，所述控制电路包括：第十晶体管，所述第十晶体管的第一端通过第一电...

【专利技术属性】
技术研发人员：曹玉杰，张利地，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：