本发明专利技术提出一种防止全差分运算放大器共模闩锁效应的保护电路，属于集成电路设计技术领域。该保护电路包括全差分运算放大器、充电电路、放电电路和闩锁检测电路。该保护电路用来检测全差分运算放大器输出共模电平并在全差分运算放大器处于低电平闩锁时，控制放电电路对输出节点的前一级进行放电将其推离低电平闩锁；在全差分运算放大器处于高电平闩锁时，控制充电电路对输出节点的前一级进行充电将其拉低脱离高电平闩锁；并在电路解除闩锁后使共模闩锁保护电路处于休眠状态，减少能耗损失。同时该保护电路的高低阈值电平对工艺、供电电压、环境温度的波动不敏感，具有鲁棒性。具有鲁棒性。具有鲁棒性。
【技术实现步骤摘要】
一种防止全差分运算放大器共模闩锁效应的保护电路
[0001]本专利技术属于集成电路设计
，尤其涉及一种用于防止全差分多级运算放大器共模闩锁效应的保护电路。
技术介绍
[0002]全差分运算放大器构成的电路具有相较于单端电路在相同的电压轨的条件下更大的差分输入输出范围；对共模干扰具有抑制作用，具备更强的抗干扰能力；且电路具备更小的电磁干扰(EMI)等优势，因此被广泛应用于微弱信号检测、无线信号收发等领域。而为使全差分运算放大器具备好的线性度，更大的带宽及稳定的工作状态常将其应用于负反馈电路网络中。随着电路的工作频率的提高，使得全差分运算放大器的共模闩锁效应对电路的影响变得逐渐严重。通常可以通过提高前级电路的驱动能力，以将运算放大器尽快推离其自身的共模亚稳定状态或者提高共模反馈的增益来解决共模闩锁效应。但伴随而来的是整个系统功耗的增加以及因相位裕度的恶化而造成的系统潜在的不稳定性，这在电子系统日益小型化、低功耗化的今天变得不再实际。因此，提出结构简单，电路稳定条件下不消耗额外功耗的防止共模闩锁电路变得格外重要。
[0003]通常情况下共模闩锁保护电路的解决方案是设计一个用来检测运算放大器共模电平的电路，当输出节点的共模电平低于设定的低电平阈值时控制驱动电路对输出节点进行充电将其推离低电平闩锁，当输出节点的共模电平高于设定的高电平阈值时控制驱动电路对输出节点进行放电将其拉低脱离高电平闩锁，但此共模检测电路低电平阈值与高电平阈值的设定多通过MOS管与电阻组成的有比电路实现，其缺点是检测电路的高、低电平阈值会受到工艺制程(Processing，简称P)、供电电压(Voltage，简称V)、外界温度(Temperature，简称T)，以下统称为PVT的波动而变化，同时电阻的引入会对集成电路版图面积产生较大需求，为其他设计带来压力。因此，设计一种检测电路的高低电平阈值对PVT波动不敏感同时避免使用电阻的共模闩锁保护电路，是解决全差分运算放大器共模闩锁问题更有效的解决方案。
技术实现思路
[0004]本专利技术要解决的技术问题是设计一种防止全差分运算放大器共模闩锁效应的保护电路，该电路用来检测全差分运算放大器输出共模电平并在全差分运算放大器处于低电平闩锁时，控制放电电路对输出节点的前一级进行放电将其推离低电平闩锁；在全差分运算放大器处于高电平闩锁时，控制充电电路对输出节点的前一级进行充电将其拉低脱离高电平闩锁；并在电路解除闩锁后使共模闩锁保护电路处于休眠状态，减少能耗损失。同时该保护电路的高低阈值电平对工艺、供电电压、环境温度(PVT)的波动不敏感，具有鲁棒性。
[0005]为了解决以上问题并实现上述功能要求，本专利技术通过以下技术方案来实现：
[0006]一种防止全差分运算放大器共模闩锁效应的保护电路，包括全差分运算放大器、充电电路、放电电路和闩锁检测电路。
[0007]所述全差分运算放大器第一级的反相输出端分别与充电电路的第一输出端和放电电路的第一输出端相连；全差分运算放大器第一级的同相输出端分别与充电电路的第二输出端和放电电路的第二输出端相连；全差分放大器的共模输出端与闩锁检测电路的输入端相连。
[0008]所述闩锁检测电路用于检测全差分运算放大器的共模电平，包括低电平闩锁检测电路和高电平闩锁检测电路，二者各由一个反相器来实现，这两个反相器的反转电平阈值不同。其中，低电平闩锁检测电路中的反相器的输出端与放电电路的控制端相连；高电平闩锁检测电路中的反相器的输出端与充电电路的控制端相连。闩锁检测电路中的一个反相器的PMOS管驱动能力强于NMOS管，使其倾向于在较高的输入电平下才能使NMOS管导通并输出低电平；另一个反相器的NMOS管驱动能力强于PMOS管，使其在较低的输入电平下即能使NMOS管导通并输出低电平，PMOS管与NMOS管驱动能力的强弱通过改变MOS管宽长比(W/L)来实现。工作时，当共模电平处于低电平闩锁时，导致高、低电平闩锁检测电路均输出高电平，控制放电电路对全差分运算放大器第一级的同相输出端和反相输出端放电，同时充电电路截止；当共模电平处于高电平闩锁时，高、低电平闩锁检测电路均输出低电平，控制充电电路对全差分运算放大器第一级的同相输出端和反相输出端充电，同时放电电路截止；当共模电平处于正常工作条件时，高电平闩锁检测电路输出高电平，低电平闩锁检测电路输出低电平，控制充电电路和放电电路同时关闭，闩锁保护电路处于休眠状态。
[0009]与现有技术相比，本专利技术的有益效果：
[0010](1)本专利技术采用驱动能力不同的PMOS管与NMOS管组成两组反相器分别作为高、低闩锁检测电路，PMOS管驱动能力强的反相器输出电平倾向于维持高电平，NMOS管驱动能力强的反相器输出电平倾向于维持低电平，造成其对同一输入共模电平输出的判断逻辑不同。
[0011](2)本专利技术不需要电阻为充放电电路提供静态偏置。
[0012](3)本专利技术所提出的全差分运算放大器共模闩锁效应的保护电路采用反转电平阈值不同的两个CMOS反相器组成的闩锁检测电路，由于采用了匹配设计，其闩锁阈值电压随晶体管工艺、供电电压、环境温度(PVT)的波动不明显，电路的鲁棒性更佳；
[0013](4)本专利技术避免了使用片上电阻的设计，使闩锁保护电路的整体对集成电路版图面积的需求更小，节省了芯片制造成本，并为集成电路的其他模块预留了更多空间；
[0014](5)本专利技术所用到的闩锁检测电路、充放电电路在全差分运算放大器脱离闩锁状态后不存在静态通路，避免了闩锁检测电路及充放电电路的静态功耗。
附图说明
[0015]图1为本专利技术的防止全差分运算放大器共模闩锁效应的保护电路的结构框图。
[0016]图2为传统的带共模反馈的两级密勒补偿的全差分运算放大器电路原理图。
[0017]图3为本专利技术的防止共模闩锁效应的保护电路的全差分运算放大器电路原理图。
[0018]图4为采用本专利技术的防止共模闩锁效应的保护电路的全差分运算放大器构成的二阶有源低通滤波器。
具体实施方式
[0019]以下结合附图和技术方案，进一步详细说明本专利技术的具体实施方式。
[0020]一种防止全差分运算放大器共模闩锁效应的保护电路，包括全差分运算放大器、充电电路、放电电路和闩锁检测电路。
[0021]如图3所示，充电电路包括第一PMOS管MP1和第二PMOS管MP2；MP1的漏极为充电电路的第一输出端，MP2的漏极为充电电路的第二输出端。
[0022]如图3所示，放电电路包括第一NMOS管MN1和第二NMOS管MN2；MN1的漏极为放电电路的第一输出端，MN2的漏极为放电电路的第二输出端。
[0023]如图3所示，闩锁检测电路包括高电平闩锁检测电路和低电平闩锁检测电路；其中，高电平闩锁检测电路包括第三PMOS管MP3和第三NMOS管MN3；低电平闩锁检测电路包括第四PMOS管MP4和第四NMOS管MN4。
[0024]所述第一PMOS管MP1的源极与电源VDD相连，第一PM本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种防止全差分运算放大器共模闩锁效应的保护电路，其特征在于，该保护电路包括全差分运算放大器、充电电路、放电电路和闩锁检测电路；所述全差分运算放大器第一级的反相输出端分别与充电电路的第一输出端和放电电路的第一输出端相连；全差分运算放大器第一级的同相输出端分别与充电电路的第二输出端和放电电路的第二输出端相连；全差分放大器的共模输出端与闩锁检测电路的输入端相连；所述闩锁检测电路用于检测全差分运算放大器的共模电平，包括低电平闩锁检测电路和高电平闩锁检测电路，二者各由一个反相器来实现，这两个反相器的反转电平阈值不同；其中，低电平闩锁检测电路中的反相器的输出端与放电电路的控制端相连；高电平闩锁检测电路中的反相器的输出端与充电电路的控制端相连；所述闩锁检测电路中的一个反相器的PMOS管驱动能力强于NMOS管，使其倾向于在较高的输入电平下才能使NMOS管导通并输出低电平；另一个反相器的NMOS管驱动能力强于PMOS管，使其在较低的输入电平下即能使NMOS管导通并输出低电平；工作时，当共模电平处于低电平闩锁时，导致高、低电平闩锁检测电路均输出高电平，控制放电电路对全差分运算放大器第一级的同相输出端和反相输出端放电，同时充电电路截止；当共模电平处于高电平闩锁时，高、低电平闩锁检测电路均输出低电平，控制充电电路对全差分运算放大器第一级的同相输出端和反相输出端充电，同时放电电路截止；当共模电平处于正常工作条件时，高电平闩锁检测电路输出高电平，低电平闩锁检测电路输出低电平，控制充电电路和放电电路同时关闭，闩锁保护电路处于休眠状态。2.根据权利要求1所述的一种防止全差分运算放大器共模闩锁效应的保护电路，其特征在于，所述充电电路包括第一PMOS管MP1和第二PMOS管MP2；MP1的漏极为充电电路的第一输出端，MP2的漏极为充电电路的第二输出端；所述放电电路包括第一NMOS管MN1和第二NMOS管MN2；MN1的漏极为放电电路的第一输出端，MN2的漏极为放电电路的第二输出端；所述闩锁检测电路中的高电平闩锁检测电路包括第三PMOS管MP3和第三NMOS管MN3，低电平闩锁检测电路包括第四PMOS管MP4和第四NMO...
【专利技术属性】
技术研发人员：常玉春，卢宏斌，汪家奇，申人升，孟凡龙，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。