一种流水线逐次逼近型ADC的位权重检测和校准方法技术

本发明专利技术提供一种流水线逐次逼近型ADC的位权重检测和校准方法，包括双比较器的两个输出通过一个二选一的MUX电路，选择最终输入到SAR逻辑的值；伪随机信号为高时，选择比较器CMP1的输出对应的SAR逻辑的值输入到第一DAC上；伪随机信号为低时，选择比较器CMP2的输出对应的SAR逻辑的值输入到第一DAC上；通过对两个比较器输出的寄存结果进行异或，提高检测窗口的稳定性；确定两个比较器输出结果相异后，停止比较器工作，提高能效；通过统一强制赋值，避免比较器后续比较结果出错，且选择对移位寄存的值进行强制赋值，一步实现统一赋值的操作，然后一次性输入到第二DAC，不占用多余的相位，在电路上更容易实现。路上更容易实现。路上更容易实现。

【技术实现步骤摘要】
一种流水线逐次逼近型ADC的位权重检测和校准方法


[0001]本专利技术属于数模混合集成电路设计
，尤其涉及一种流水线逐次逼近型ADC的位权重检测和校准方法。

技术介绍

[0002]流水线逐次逼近型（Pipelined
‑
SAR）ADC通过级联多个中等分辨率的SAR ADC以流水线的方式进行工作，从而能够结合流水线型（Pipelined）ADC的高速高精度和SAR ADC的高能效优势。一方面，该架构克服了传统的Pipelined ADC中的Flash 型ADC成本随量化位数呈指数上升的缺点；另一方面，该架构采用多级中等分辨率的SAR ADC对采样信号进行多步的粗细量化，并结合Pipelined ADC的级间余量放大的方式将前级SAR ADC的余量信号放大后传递给第二级SAR ADC量化，从而提升了ADC的整体精度。
[0003]由于Pipelined
‑
SAR ADC具备实现高速高精度以及高能效的潜力，因此成为了近年来国内外ADC设计领域的研究热点。但是，Pipelined
‑
SAR ADC中电容失配和增益误差组成的位权重误差会限制其性能的进一步提升。对其进行校准是一种低成本的方案，然而传统的位权重校准窗口稳定性不好，容易受到工艺、电压和温度（Process, Voltage, Temperature, PVT）的影响，校准电路复杂度也比较高。

技术实现思路

[0004]本专利技术针对现有技术中的不足，提供一种流水线逐次逼近型ADC的位权重检测和校准方法。
[0005]本专利技术提供一种流水线逐次逼近型ADC的位权重检测和校准方法，包括：双比较器的两个输出通过一个二选一的MUX电路，选择最终输入到SAR逻辑的值；当伪随机信号为高时，选择比较器CMP1的输出对应的SAR逻辑的值输入到第一DAC上；当伪随机信号为低时，选择比较器CMP2的输出对应的SAR逻辑的值输入到第一DAC上；对两个比较器的移位寄存结果进行异或操作，判断比较器的输入是否落入失调电压建立的窗口以及落入窗口的位置；在确定两个比较器结果相异的位置后，比较器停止工作，在SAR逻辑中对当前位的结果强制赋值PN，当前位之后的各位的结果都强制赋值
−
PN，然后将统一强制赋值的结果一次性输入到第二DAC上。
[0006]进一步地，所述第一DAC的电容值小于第二DAC的电容值。
[0007]进一步地，所述双比较器的输出结果的选择通过MUX电路实现。
[0008]本专利技术提供一种流水线逐次逼近型ADC的位权重检测和校准方法，通过对两个比较器输出的寄存结果进行异或，提高了检测窗口的稳定性；判断出两个比较器输出结果相异后，停止比较器工作，提高能效；通过统一强制赋值可以避免比较器后续比较结果出错的问题，且选择对移位寄存的值进行强制赋值，能够一步实现统一赋值的操作，然后一次性输入到第二DAC，不会占用多余的相位，在电路上更容易实现。
附图说明
[0009]为了更清楚地说明本专利技术的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1为本专利技术实施例提供的一种流水线逐次逼近型ADC的位权重检测和校准方法的结构图；图2为本专利技术实施例提供的比较器输出选择电路图；图3为本专利技术实施例提供的PN信号注入位置检测电路图；图4为本专利技术实施例提供的PN信号注入位置检测仿真结果图；图5为本专利技术实施例提供的统一强制赋值电路图；图6为本专利技术实施例提供的位权重校准前ADC的输出频谱图；图7为本专利技术实施例提供的位权重校准后ADC的输出频谱图。
具体实施方式
[0011]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0012]如
技术介绍
所述，由于Pipelined
‑
SAR ADC具备实现高速高精度以及高能效的潜力，因此成为了近年来国内外ADC设计领域的研究热点。但是，Pipelined
‑
SAR ADC中电容失配和增益误差组成的位权重误差会限制其性能的进一步提升。对其进行校准是一种低成本的方案，然而传统的位权重校准窗口稳定性不好，容易受到工艺、电压和温度（Process, Voltage, Temperature, PVT）的影响，校准电路复杂度也比较高。
[0013]因此为了解决上述问题，如图1所示，本专利技术实施例提供一种流水线逐次逼近型ADC的位权重检测和校准方法，包括：步骤101，双比较器的两个输出通过一个二选一的MUX电路，选择最终输入到SAR逻辑的值；当伪随机信号为高时，选择比较器CMP1的输出对应的SAR逻辑的值输入到第一DAC上；当伪随机信号为低时，选择比较器CMP2的输出对应的SAR逻辑的值输入到第一DAC上。
[0014]步骤102，对两个比较器的移位寄存结果进行异或操作，判断比较器的输入是否落入失调电压建立的窗口以及落入窗口的位置。
[0015]步骤103，在确定两个比较器结果相异的位置后，比较器停止工作，在SAR逻辑中对当前位的结果强制赋值PN，当前位之后的各位的结果都强制赋值
−
PN，然后将统一强制赋值的结果一次性输入到第二DAC上。
[0016]图1中，输入信号被第二DAC和第一DAC同时采样，第二DAC的电容值较大，能够限制采样的热噪声，第二DAC的输出和失调电压一起连接到两个比较器的输入端用于比较，比较后的结果(和)输入到SAR逻辑电路量化生成对应的数字码，并输入到第一DAC的参考电压开关阵列控制第一DAC的极板电压从而改变第一DAC的输出。第一DAC的电容较小，参考电压建立速度快，能够很快获得第一级数字输出然后输入到第二DAC的参
考电压开关阵列，第二DAC将采样的输入信号与第一级数字输出进行转换并相减，得到的第二模拟信号经放大器G放大产生余量信号。输入到第二级的SAR ADC中被量化后得到数字码。两级量化的数字码(和)以及在校准模块求出的各位实际电容权重()输入到数字误差校正模块，最终生成Pipelined
‑
SAR ADC的总的数字输出。两个带有相反极性失调电压的比较器(CMP1和CMP2)用于建立伪随机信号PN注入的窗口，MUX电路用于选择比较器的输出。在SAR逻辑中完成PN注入检测以及中断比较器工作，最后统一强制赋值给第二DAC。
[0017]如图2所示，成对比较器的两个输出通过一个二选一的MUX电路，选择最终SAR逻辑输入到第二DAC的值，当PN为高的时候选择CMP1的输出对应的SAR逻辑的值输入到第一DAC上，当PN为低的时候选择CMP2的输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种流水线逐次逼近型ADC的位权重检测和校准方法，其特征在于，包括：双比较器的两个输出通过一个二选一的MUX电路，选择最终输入到SAR逻辑的值；当伪随机信号为高时，选择比较器CMP1的输出对应的SAR逻辑的值输入到第一DAC上；当伪随机信号为低时，选择比较器CMP2的输出对应的SAR逻辑的值输入到第一DAC上；对两个比较器的移位寄存结果进行异或操作，判断两个比较器的输入是否落入失调电压建立的窗口以及落入窗口的位置；在确定两个比较器结果相异的位置后...

【专利技术属性】
技术研发人员：孙杰，陈峥岩，刘伟，刘伟强，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：