LDPC校验矩阵的构造方法、LDPC编码器技术

本申请涉及通信领域，提供了LDPC校验矩阵的构造方法、LDPC编码器。该方法包括：将校验矩阵划分为前校验部分和后校验部分；确定所述后校验部分的逆矩阵的行重rw，在所述后校验部分的逆矩阵中任意选取n个节点并计算所述选取的n个节点对应的值，其中，n＝rw

【技术实现步骤摘要】
LDPC校验矩阵的构造方法、LDPC编码器


[0001]本申请涉及一种通信
，更具体地涉及一种LDPC校验矩阵的构造方法、LDPC编码器。

技术介绍

[0002]应用于数据存储的高码率LDPC(Low Density Parity Check Code，低密度奇偶校验码)码往往拥有超长的码长，并要求解码器拥有足够的吞吐率，在硬件实现中所使用的桶形移位器和数据多路选择器往往占用了大部分芯片面积，并且在数据处理路径上不可避免的带来的很大的延迟，在实际的产品中往往在功耗和面积上带来了很大的挑战，而为了满足足够的吞吐率往往需要在数据路径中引入多级流水线来提高硬件的运行速度，这进而影响到了矩阵构造的灵活性。
[0003]有如文献《Dispersed Array LDPC Codes and Decoder Architecture for NAND Flash Memory》中提到的利用子矩阵大小Z为质数，相邻节点循环移位差值固定的方法来消除硬件实现上对桶形移位器的需求，但其构造方法依赖Z为质数，与实际应用中的数据结构不相称，即实际应用中Z一般为2的幂次。另一方面对应同一组校验方程，其相邻节点仅有一种差值，限制了构造拥有优异性能矩阵的可用空间。
[0004]目前通用的编码算法主要有：高斯消元法、近似下三角矩阵法。高斯消元法利用高斯消元，通过校验矩阵H求取生成矩阵G，然后通过c＝sG的方法求出编码码字c。消元法的缺点：消元过程会丧失掉校验矩阵的稀疏性，不利于编码实现。近似下三角矩阵法直接通过校验矩阵求取编码码字的校验比特位。该方法大大降低了硬件开销，但是对矩阵的构造条件限制较多，对高性能码的选择性不利。

技术实现思路

[0005]本申请的目的在于提供一种LDPC校验矩阵的构造方法，及一种LDPC编码器，解决现有技术中构造拥有数据存储的LDPC矩阵资源占用多、时序差、灵活性不够好的缺陷。
[0006]本申请的一个实施例公开了一种LDPC校验矩阵的构造方法，包括：
[0007]将校验矩阵划分为前校验部分和后校验部分；
[0008]确定所述后校验部分的逆矩阵的行重rw，在所述后校验部分的逆矩阵中任意选取n个节点并计算所述选取的n个节点对应的值，其中，n＝rw
‑
2；
[0009]将与所述选取的n个节点中的一个的相邻节点对应的值设置为零阵并计算该行的剩余值；
[0010]计算剩余行对应的值，以获得所述后校验部分的逆矩阵的所有值；和
[0011]根据所述前校验部分和后校验部分的逆矩阵的所有值组合构建所述校验矩阵。
[0012]在一个优选例中，所述任意选取n个节点包括选取相邻的n个节点。
[0013]在一个优选例中，所述后校验部分的逆矩阵的行重rw为5，所述后校验部分的逆矩阵的节点数为28，所述任意选取n个节点包括选取节点为i＝25，j＝26，k＝27的三个节点。
[0014]在一个优选例中，所述任意选取n个节点包括选取不相邻的n个节点。
[0015]在一个优选例中，所述后校验部分的逆矩阵的行重rw为5，所述后校验部分的逆矩阵的节点数为28，所述任意选取n个节点包括选取节点为i＝11，j＝20，k＝21的三个节点。
[0016]在一个优选例中，还包括：采用近似下三角形矩阵法计算所述前校验部分。
[0017]本申请的一个实施例还公开了一种LDPC编码器，包括：rw级移位寄存器、存储器、逻辑处理电路和桶形移位逻辑，其中，LDPC校验矩阵被划分为前校验部分和后校验部分，rw是所述LDPC校验矩阵的后校验部分的逆矩阵的行重；其中，所述rw级移位寄存器中的第rw
‑
1～1级耦合到所述逻辑处理电路；所述存储器每一行的第rw
‑
1～1个值耦合到所述逻辑处理电路，第0个值耦合到所述桶形移位逻辑；所述桶形移位逻辑耦合到所述rw级移位寄存器中的第0级；所述逻辑处理电路将相对应的所述rw级移位寄存器中的第rw
‑
1～1级和所述存储器中rw
‑
1～1个值相乘后进行异或运算，并输出到所述桶形移位逻辑。
[0018]在一个优选例中，所述rw级移位寄存器采用如下方法初始化：在所述后校验部分的逆矩阵中任意选取n个节点并计算所述选取的n个节点对应的值，其中，n＝rw
‑
2，根据所述选取的n个节点对应的值初始化所述rw级移位寄存器中的第0～n级，所述述rw级移位寄存器中的第n+1～rw级初始化为零。
[0019]在一个优选例中，所述存储器每一行的第0个值为求逆后的值。
[0020]本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。
[0021]相对于现有技术，本申请至少具有以下有益效果：
[0022]本申请实施方式可以构造一种适用于高码率环境的结构化LDPC校验码，在不显著提升硬件实现复杂度的前提下，显著地提高了LDPC校验码的构造空间。
[0023]本说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本说明书上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
[0024]图1示出了本申请一实施例中LDPC校验矩阵的构造方法的流程图。
[0025]图2(a)示出了本申请一实施例中秩为3的循环矩阵移位的示意图。
[0026]图2(b)示出了本申请一实施例中循环矩阵移位右移移位的示意图。
[0027]图3示出了本申请一实施例中校验矩阵划分的示意图。
[0028]图4示出了本申请一实施例中校验矩阵子矩阵H2的示意图。
[0029]图5示出了本申请一实施例中生成的一种列重为5，行重为5，码长为{33024，
36608}的H矩阵中规整H2子矩阵。
[0030]图6示出了本申请一实施例中生成的一种列重为5，行重为5，码长为{33024，36608}的H矩阵中非规整H2子矩阵。
[0031]图7示出了本申请一实施例中适合任意行列需求的LDPC编码器的示意图。
具体实施方式
[0032]在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDPC校验矩阵的构造方法，其特征在于，包括：将校验矩阵划分为前校验部分和后校验部分；确定所述后校验部分的逆矩阵的行重rw，在所述后校验部分的逆矩阵中任意选取n个节点并计算所述选取的n个节点对应的值，其中，n＝rw
‑
2；将与所述选取的n个节点中的一个的相邻节点对应的值设置为零阵并计算该行的剩余值；计算剩余行对应的值，以获得所述后校验部分的逆矩阵的所有值；和根据所述前校验部分和后校验部分的逆矩阵的所有值组合构建所述校验矩阵。2.根据权利要求1所述的LDPC校验矩阵的构造方法，其特征在于，所述任意选取n个节点包括选取相邻的n个节点。3.根据权利要求2所述的LDPC校验矩阵的构造方法，其特征在于，所述后校验部分的逆矩阵的行重rw为5，所述后校验部分的逆矩阵的节点数为28，所述任意选取n个节点包括选取节点为i＝25，j＝26，k＝27的三个节点。4.根据权利要求1所述的LDPC校验矩阵的构造方法，其特征在于，所述任意选取n个节点包括选取不相邻的n个节点。5.根据权利要求4所述的LDPC校验矩阵的构造方法，其特征在于，所述后校验部分的逆矩阵的行重rw为5，所述后校验部分的逆矩阵的节点数为28，所述任意选取n个节点包括选取节点为i＝11，j＝20，k＝21的三个节点。6.根据权利要求1所述的LDPC校验矩阵的构造方法，其特征在于，还包括：采用近似下三角形矩阵法计算所述前校验部分。7.一种LDPC编码器，其特征在于，...

【专利技术属性】
技术研发人员：刘明辉，周荣俊，潘志友，
申请(专利权)人：苏州库瀚信息科技有限公司，
类型：发明
国别省市：