电源上电复位系统技术方案

本实用新型专利技术公开了一种电源上电复位系统，其包括复位信号产生模块、上电复位模块及D触发器，复位信号产生模块在电源电压上电的时候产生一复位使能信号，并将该复位使能信号分别输入至上电复位模块的使能端、D触发器的复位端及D触发器的输入端，上电复位模块的输出端与D触发器的时钟端连接，D触发器的输出端与上电复位模块的控制端连接并输出复位信号，上电复位模块的输出端输出信号控制D触发器输出复位信号；上电复位模块的使能端的电压为高电平时，上电复位模块关断。本实用新型专利技术的电源上电复位系统在系统芯片上电后，上电复位模块就不再产生功耗；同时复位信号产生模块也不产生功耗，因此整个上电复位系统均不产生功耗，提高了整个系统芯片的工作性能。了整个系统芯片的工作性能。了整个系统芯片的工作性能。

【技术实现步骤摘要】
电源上电复位系统


[0001]本技术涉及集成电路领域，更具体地涉及一种电源上电复位系统。

技术介绍

[0002]在电源管理系统中都会需要电源上电复位电路(POR)，POR用以对电源电压VDD实时检测；如图1所示，电源VDD上电初期产生一个复位信号(RESET信号)，初始化整个系统芯片；当VDD足够高时，POR经过设定延时(Tdelay)跟随电源电压输出，使各模块正常工作，复位整个芯片电路。
[0003]现有技术的POR原理框图如图2所示，上电阶段，电源VDD开始从0上升，当处于较低电压时，因为节点A电压是电阻R1和R2对电源电压VDD分压获得，将会是一个比电源电压VDD更低的电压值，基准电压VREF电压是从其他模块(基准模块)获得的参考电压，此时节点A的电压与VREF经过比较器比较，因为参考电压VREF大于节点A电压，再经过延时模块POR输出低电平(RESET信号)，电源电压VDD持续上升，当上升至节点A电压大于VREF时，POR经过延时模块输出高电平(跟随VDD电压)，复位信号RESET释放，使芯片系统模块正常工作；至此，POR在电源电压VDD上电过程中，完成对芯片系统初始状态复位，并在电源正常后输出高电位。
[0004]但是在上述的POR电路的工作过程中会产生比较大的功耗，其功耗的主要来源为：产生基准电压VREF的基准电路、比较器、由电阻R1和电阻R2组成的分压电路；这些功耗的存在将影响整个芯片的工作性能。
[0005]因此，有必要提供一种低功耗甚至无功耗的电源上电复位电路或系统来克服上述缺陷。

技术实现思路

[0006]本技术的目的是提供一种电源上电复位系统，本技术的电源上电复位系统在系统芯片上电后，整个上电复位模块即被关断，使得所述上电复位模块在系统芯片上电复位后就不再产生功耗了；同时所述复位信号产生模块也不产生功耗，因此整个上电复位系统均不产生功耗，提高了整个系统芯片的工作性能。
[0007]为实现上述目的，本技术提供了一种电源上电复位系统，其包括复位信号产生模块、上电复位模块及D触发器，所述复位信号产生模块在电源电压上电的时候产生一复位使能信号，并将该复位使能信号分别输入至所述上电复位模块的使能端、D触发器的复位端及D触发器的输入端，所述上电复位模块的输出端与所述D触发器的时钟端连接，所述D触发器的输出端与所述上电复位模块的控制端连接并输出复位信号，所述上电复位模块的输出端输出信号控制所述D触发器输出复位信号；所述上电复位模块的使能端的电压为高电平时，所述上电复位模块关断。
[0008]较佳地，所述电源上电复位系统还包括第一延时单元，所述第一延时单元连接于所述复位信号产生模块与上电复位模块的使能端之间。
[0009]较佳地，所述电源上电复位系统还包括第二延时单元，所述第二延时单元连接于
所述D触发器与上电复位模块的控制端之间，且所述D触发器的输出端经所述第二延时单元后输出复位信号。
[0010]较佳地，所述复位信号产生模块包括一电阻、一电容及一缓冲器，所述电阻一端与电源电压连接，另一端与所述电容的一端连接，所述电容的另一端接地，所述缓冲器连接于所述电阻与电容之间，且所述缓冲器输出所述复位使能信号。
[0011]较佳地，所述缓冲器由若干反相器级联而形成。
[0012]较佳地，当所述D触发器的输出信号为高电平1时，通过所述第二延时单元输出复位信号并关断所述上电复位模块。
[0013]与现有技术相比，本技术的电源上电复位系统由于所述复位信号产生模块没有DC直流功耗，因此在整个电源上电复位系统的运行过程中并不会产生任何功耗；另外，在所述电源上电复位系统使系统芯片上电后，整个上电复位模块即通过所述复位信号的控制被关断，使得所述上电复位模块在系统芯片上电复位后就不再产生功耗；而在所述电源上电复位系统中所述D触发器及延时单元本身均为无功耗器件；因此整个电源上电复位系统在运行过程中均不产生功耗，提高了整个系统芯片的工作性能。
[0014]通过以下的描述并结合附图，本技术将变得更加清晰，这些附图用于解释本技术的实施例。
附图说明
[0015]图1为传统的上电复位电路的电源电压与复位信号的时序图。
[0016]图2为现有技术的上电复位电路的原理框图。
[0017]图3为本技术的电源上电复位系统的结构框图。
[0018]图4为本技术的电源上电复位系统的复位信号产生模块的结构示意图。
[0019]图5为图3所示的电源上电复位系统各节点电压的时序图。
具体实施方式
[0020]现在参考附图描述本技术的实施例，附图中类似的元件标号代表类似的元件。如上所述，本技术提供了一种电源上电复位系统，本技术的电源上电复位系统在系统芯片上电后，整个上电复位模块即被关断，使得所述上电复位模块在系统芯片上电复位后就不再产生功耗了；同时所述复位信号产生模块也不产生功耗，因此整个上电复位系统均不产生功耗，提高了整个系统芯片的工作性能。
[0021]请参考图3，图3为本技术的电源上电复位系统的结构框图。如图3所示，本技术的电源上电复位系统，包括复位信号产生模块、上电复位模块及D触发器DFF，所述复位信号产生模块在电源电压VDD上电的时候在节A产生一复位使能信号VA，并将该复位使能信号VA分别输入至所述上电复位模块的使能端EN、D触发器DFF的复位端RST及D触发器DFF的输入端D,从而当所述复位信号产生模块产生的复位使能信号VA为0时，将同时复位所述上电复位模块与D触发器DFF；相应地，而当所述复位信号产生模块产生的复位使能信号VA为1时，将使所述上电复位模块启动工作，同时所述D触发器输出复位信号。所述上电复位模块的输出端VOUT与所述D触发器的时钟端CLK连接，以控制所述D触发器输出信号的时序,同时，所述上电复位模块的输出端VOUT输出信号VF控制所述D触发器DFF输出复位信号RST,即
所述上电复位模块输出信号VF为高电平时，则控制所述D触发器DFF将其输入端D的信号通过其输出端Q输出，即输出信号VC(也即为复位信号RESET)。所述D触发器DFF的输出端Q还与所述上电复位模块的控制端PD连接并输出复位信号RESET，所述上电复位模块的控制端PD的电压为高电平时(所述D触发器DFF的输出端Q输出为1)，所述上电复位模块关断，关断后即没有功耗的产生；如上所述，所述D触发器的输出端Q输出为1的时候，其不仅输出复位信号RESET，以使系统芯片复位，同时还通过所述控制端PD使所述上电复位模块关断，使得所述上电复位模块在系统芯片上电复位后即关断，进而不再产生功耗，提高了整个系统芯片的工作性能。其中，所述D触发器DFF的工作原理为：在时钟Clk出现上升脉冲边沿，将数据信号D输出，在下降沿期间一直保持上一时刻(上一个上升沿采到的数据)的值，直到下一个上升脉冲边沿到来采集新的数据，在复位时(RST＝0)与时钟Clk无关，输出Q＝0。
[0022本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源上电复位系统，其特征在于，包括复位信号产生模块、上电复位模块及D触发器，所述复位信号产生模块在电源电压上电的时候产生一复位使能信号，并将该复位使能信号分别输入至所述上电复位模块的使能端、D触发器的复位端及D触发器的输入端，所述上电复位模块的输出端与所述D触发器的时钟端连接，所述D触发器的输出端与所述上电复位模块的控制端连接并输出复位信号，所述上电复位模块的输出端输出信号控制所述D触发器输出复位信号；所述上电复位模块的使能端的电压为高电平时，所述上电复位模块关断。2.如权利要求1所述的电源上电复位系统，其特征在于，还包括第一延时单元，所述第一延时单元连接于所述复位信号产生模块与上电复位模块的使能端之间。3.如权利要求2所述的电源上电复...

【专利技术属性】
技术研发人员：吕亚兰，郭向阳，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：新型
国别省市：