静电放电保护结构制造技术

本发明专利技术提供一种静电放电保护结构。该静电放电保护结构中，衬底具有第一导电类型；源极区和漏极区均具有与第一导电类型相反的第二导电类型，且间隔设置在衬底中；栅极结构设置在源极区和漏极区之间的衬底上；浮空设置的第一掺杂区具有第一导电类型，设置在漏极区的远离栅极结构的一侧的衬底中，且与漏极区间隔设置，第一掺杂区的掺杂浓度大于衬底的掺杂浓度；源极区和栅极结构共同电连接至第一电位端，漏极区电连接至第二电位端。增加第一掺杂区能够降低静电放电保护结构的寄生NPN晶体管的集电结的雪崩击穿电压，有助于降低静电放电保护结构的触发电压。保护结构的触发电压。保护结构的触发电压。

【技术实现步骤摘要】
静电放电保护结构


[0001]本专利技术涉及半导体
，特别涉及一种静电放电保护结构。

技术介绍

[0002]在芯片设计中，静电防护关系到芯片的可靠性。随着静电防护要求的提高，需要对芯片上负责静电放电(Electro
‑
Static discharge，ESD)的保护结构进行不断的优化。
[0003]图1示出了一种在I/O口和电源钳位的ESD保护网络的结构。如图1所示，对于静电放电保护结构ESD3，若选用由5VNMOS改造成的相同工作电压的GGNMOS(Gate Ground NMOS，栅极接地NMOS)器件，会使静电放电保护结构ESD3和MOS管M3的触发电压相同，导致ESD3起不到保护M3的作用。因此，需要使用低触发电压的静电放电保护结构；同时静电放电保护结构ESD5作为电源钳位的保护，因成本原因需要采用兼容性较好的静电放电保护结构，但也同样需要低触发电压的静电放电保护结构。此外，从降低成本和缩小面积的角度考虑，需要静电放电保护结构具有强的鲁棒性。从闩锁防护的角度考虑，需要静电放电保护结构具有高的维持电压。...

【技术保护点】

【技术特征摘要】
1.一种静电放电保护结构，其特征在于，包括：衬底，具有第一导电类型；源极区和漏极区，均具有与所述第一导电类型相反的第二导电类型，间隔设置在所述衬底中；栅极结构，设置在所述源极区和所述漏极区之间的衬底上；第一掺杂区，具有第一导电类型，设置在所述漏极区的远离所述栅极结构的一侧的所述衬底中，且与所述漏极区间隔设置，所述第一掺杂区的掺杂浓度大于所述衬底的掺杂浓度；所述源极区和所述栅极结构共同电连接至第一电位端，所述漏极区电连接至第二电位端，所述第一掺杂区为浮空设置。2.如权利要求1所述的静电放电保护结构，其特征在于，所述第一掺杂区与所述漏极区之间的间距根据所述静电放电保护结构所需的触发电压的大小设置。3.如权利要求1所述的静电放电保护结构，其特征在于，包括第二掺杂区，具有第一导电类型，设置在所述栅极结构和所述源极区之间的衬底中，所述第二掺杂区为浮空设置。4.如权利要求3所述的静电放电保护结构，其特征在于，包括SAB层，所述SAB层覆盖所述第一掺杂区和所述第二掺杂区的衬底上表面。5.如权利要求1所述的静电放电保护结构，其特征在于，包括第一隔离结构，所述第一隔离结构位于所述栅极结构和所述源极区之间的衬底中。6.如权利要求1所述的静电放电保护结构，其特征在于，包括具有第二导电类型的深阱区，所述深阱区形成于所述衬底中；所述深阱区内的顶部形成有具有第一导电类型的第一阱区，所述源极区、所述漏极区和所述第一掺杂区形成于所述第一阱区内的顶部，所述第一掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度。7.如权利要求6所述的静电放电保护结构，其特征在于，所述第一阱区内的顶部形成有具有第一导电类型的第一阱区引出区，所述第一阱区引出区位于所述源极区远离所述栅极结构的一侧，且所...

【专利技术属性】
技术研发人员：梁旦业，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：