基于类二极管可控硅的静电保护器件制造技术

本发明专利技术公开了一种基于类可控硅二极管的静电保护器件，包括：半导体基板；深埋层隔离区，嵌埋至所述半导体基板中；第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区，依次设置在所述深埋层隔离区上；多个浅沟槽隔离区，依次设置在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区的各交界面的上半部分，将这四个区域在表层隔离；在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区上，从左至右依次设置有第三N型掺杂区，第三P型掺杂区，第四P型掺杂区，第四N型掺杂区；接地端，通过第五P型掺杂区与半导体基板电连接；输入端，通过第四P型掺杂区与半导体基板电连接；输出端。输出端。输出端。

【技术实现步骤摘要】
基于类二极管可控硅的静电保护器件


[0001]本专利技术属于电子芯片
，具体涉及一种基于类二极管可控硅的静电保护器件。

技术介绍

[0002]静电放电是集成电路中的可靠性问题的常见原因，ESD保护器件能在静电放电时快速响应，为静电的瞬时能量提供一个低阻抗的通路，提高集成电路的可靠性。ESD保护器件在各类电子产品中广泛使用，不通的元器件对静电保护器件的要求不同，高清数字接口(High Definition Multimedia Interface，HDMI)，通用串行总线(Universal Serial Bus，USB)，以太网(Ethernet)等有非常高的传输速率，由于与之相关的静电放电(Electro
‑
Static Dischange，ESD)保护单元是与被保护单元并联，保护原理如图1所示，故要求ESD保护单元的电容越小越好，减弱对被保护器件的干扰。对于ESD保护器件而言，电容的大小与ESD保护单元的结面积有直接关系，结面积愈小，电容愈小；但为了具有大的ESD能力，又需要大的结面积，所以高的ESD能力与低的电容要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于类可控硅二极管的静电保护器件，其特征在于，包括：半导体基板；深埋层隔离区，嵌埋至所述半导体基板中；第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区，依次设置在所述深埋层隔离区上；多个浅沟槽隔离区，依次设置在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区的各交界面的上半部分，将这四个区域在表层隔离；在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区上，从左至右依次设置有第三N型掺杂区，第三P型掺杂区，第四P型掺杂区，第四N型掺杂区；接地端，通过第五P型掺杂区与半导体基板电连接；输入端，通过第四P型掺杂区与半导体基板电连接；输出端，通过第三N型掺杂区与半导体基板电连接。2.如权利要求1所述的基于类可控硅二极管的静电保护器件，其特征在于，所述接地端通过第三P型掺杂区与半导体基板电连接。3.如权利要求1所述的基于类可控硅二极管的静电保护器件，其特征在于，所述输入端通过第三P型掺杂区与半导体基板电连接。4.如权利要求1所述的基于类可控硅二极管的静电保护器件，其特征在于，所述输出端通过第三P型掺杂区与半导体基板电连接。5.如权利要求2所述的基于类可控硅二极管的静电保护器件，其特征在于，进一步包括正向二极管，所述接地端与正向二极管正极电连接，所述正向二极管负极通过第三N型掺杂区与半导体基板电连接。6.如权利要求1至5任一所述的基于类可控硅二极管的静电保护器件，其特征在于，所述半导体基板为P型半导体基板；N型半导体基板外延P型外延层，或N型半导体基板外延P型外延层。7.一种基于轨的ESD...

【专利技术属性】
技术研发人员：赖大伟，王迪，邹池佳，郑飞君，
申请(专利权)人：杭州傲芯科技有限公司，
类型：发明
国别省市：