【技术实现步骤摘要】
本专利技术涉及电子芯片，尤其涉及一种用于芯片dft的高可靠性测试向量读取电路及方法。
技术介绍
1、可测性设计(design for test，dft)，通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。可测性电路的设计增加了一定的芯片面积，因此通常情况下会设计多个测试项以提高利用率，并且对于每一独立测试项通过二进制编码进行区分。对于测试项的选择与切换，需要相应的测试向量读取电路来实现，芯片通过识别测试向量的数据判断待测芯片是否可靠。
2、现有的技术中，对于测试向量读取电路来说，大多采用引脚共用或者让待测芯片预留特定的测试引脚来实现测试向量的读取功能，因引脚的资源有限，预留特定的测试引脚大大浪费了芯片的引脚资源。而引脚共用虽然不会占用引脚的资源，但客户在拿到芯片之后会轻易的进入测试模式而影响芯片功能的使用，同时也增加了芯片测试向量读取过程的不可控性。此外，由于芯片的体积小，现有的测试向量电路占用面积较大，对于对小型化具有较高要求的芯片来说，增加了芯片设计的负担。因此需要设计一款能够避免客户使用过程误触发测试模式、结构简单且测试向量还能准确的被读取的测试向量读取电路。
技术实现思路
1、本专利技术为了克服现有技术的不足，提供一种用于芯片dft的高可靠性测试向量读取电路及方法。
2、为了实现上述目的，本专利技术提供了一种用于芯片dft的高可靠性测试向量读取电路，包括：模式切换模块，时钟模块，存储模块、移
3、模式切换模块，输入端判断输入的测试控制信号的电压大小是否在测试模式对应的电压阈值范围内，来控制是否进入测试向量读取模式。
4、时钟模块，包括三个输入端，一个输入端连接于模式切换模块的输出端，一个输入端接收外部测试时钟信号，另一个输入端连接于存储模块的输出端；时钟模块根据模式切换模块的输出信号和外部测试时钟信号来产生内部时钟信号，其作为存储模块和移位控制模块的时钟信号，且时钟模块根据存储模块的输出信号控制存储模块是否停止读取。
5、存储模块，包括至少一个寄存器，寄存器相互串联且输入端接收测试向量，寄存器依次读取和存储测试向量，并将存储的测试向量通过输出端输出。
6、移位控制模块，包括移位控制器，其输入端接收测试向量，时钟信号端连接于时钟模块的输出端，输出端连接存储模块中除首位寄存器外的其他寄存器的使能端；移位控制模块根据时钟模块输出的内部时钟信号以及测试向量，控制对应寄存器是否移位。
7、优选的，模式切换模块包括常规模式和测试模式；常规模式下，测试向量读取模式关闭，测试模式下，测试向量读取模式开启。
8、优选的，读取电路集成于芯片中，芯片的三个引脚接收外部测试时钟信号、测试向量和测试控制信号；在常规模式或测试向量读取模式下，三个引脚进行复用。
9、优选的，模式切换模块进入测试模式的识别方法是模式切换模块的判断电压阈值范围为负电压范围。
10、优选的，时钟模块输入端接收的外部测试时钟信号为上升或下降沿时刻的信号。
11、优选的，测试向量的首位信号电平为高电平。
12、优选的，该读取电路还包括：
13、第一非门电路，输入端连接于模式切换模块的输出端，输出端连接存储模块中每个寄存器和移位控制器的复位端，为每个寄存器和移位控制器提供复位信号，当模式切换模块输出的启动信号与寄存器的有效复位信号逻辑值相反时使用第一非门电路。
14、第二非门电路，其输入端连接存储模块最后一位寄存器的输出端，输出端连接时钟模块的输入端，存储模块中最后一位寄存器通过第二非门电路输出的反相信号控制时钟模块输出无触发边沿的恒定电平信号以终止读取。
15、优选的，移位控制模块还包括：或门电路，其输入端接收移位控制器输出端的输出信号和测试向量，输出端连接移位控制器的输入端；或门电路根据移位控制器的输出信号和测试向量控制是否启动移位控制器。
16、本专利技术涉及一种用于芯片dft的高可靠性测试向量读取电路的读取方法，该方法包括以下步骤：
17、s1：模式切换模块检测到测试控制信号进入测试模式预设电压阈值范围，并将模式切换为测试向量读取模式；
18、s2：移位控制器启动，时钟模块将外部测试时钟信号传递至移位控制器和存储模块；
19、s3：移位控制器输出使能信号控制对应寄存器打开，首位寄存器输出测试向量并将其移至后位寄存器，后位寄存器依次读取和存储对应的测试向量；
20、s4：读取结束，存储模块最后一位寄存器输出高电平通过第二非门电路输出反相后的读取结束信号至时钟模块，以结束读取。
21、优选的，步骤s2包括以下步骤：
22、s2.1：移位控制器获取测试向量的电平信号为高电平，移位控制器启动；时钟模块根据外部测试时钟信号和模式切换模块的输出信号产生内部时钟信号，并将其传递至移位控制器和存储模块中的每个寄存器；
23、s2.2：存储模块中的首位寄存器开始读取输入的测试向量。
24、本专利技术提供的一种用于芯片dft的高可靠性测试向量读取电路及方法的有益效果在于：通过引脚复用的方式将芯片引脚的划分为工作模式和测试模式，此外，在电路中设置了模式切换模块，模式切换模块通过识别输入的测试控制信号来实现两种模式之间的切换，其中测试模式下还设有测试向量读取模式，且将测试向量读取模式的识别测试控制信号设置为负电压信号，使其区别于芯片其他电路的工作电压，也避免了客户在使用过程中误触发测试向量读取模式，且当负电压进入模式切换模块时，相关复用引脚内部的负载变化和静电放电等因素不容易达到模式切换条件，提高了测试向量读取电路的可靠性。此外，在该电路中通过设置存储模块来读取和存储对应的测试向量，而存储电路中包括多个串联的寄存器，首位寄存器读取和存储对应测试向量后，将其余测试向量整体输出移位至下一位寄存器进行移位读取，读取结束时最后一位寄存器输出高电平经第二非门电路反相后输出低电平至时钟模块，时钟模块将其与外部测试时钟信号、模式切换模块输出的使能信号相与后输出低电平，使存储模块停止读取，从而实现自身数据的锁存，省去了后续电路在内部时钟信号翻转时的动态功耗。通过寄存器移位读取的方式，读取过程中无需考虑使能信号和时钟信号竞争的问题，且不会受外界温度及工艺的影响。另外，电路中还设有移位控制模块，移位控制模块判断测试向量的电平信号来控制是否使能对应的寄存器，以控制寄存器是否进行测试向量移位读取功能，进一步提高了测试向量可靠性。
本文档来自技高网...【技术保护点】
1.一种用于芯片DFT的高可靠性测试向量读取电路，其特征在于，包括：模式切换模块，时钟模块，存储模块、移位控制模块；
2.根据权利要求1所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述模式切换模块包括常规模式和测试模式；常规模式下，测试向量读取模式关闭，测试模式下，测试向量读取模式开启。
3.根据权利要求2所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述读取电路集成于芯片中，所述芯片的三个引脚接收外部测试时钟信号、测试向量和测试控制信号；在常规模式或测试向量读取模式下，所述三个引脚进行复用。
4.根据权利要求2所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述模式切换模块进入测试模式的识别方法是模式切换模块的判断电压阈值范围为负电压范围。
5.根据权利要求1所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述时钟模块输入端接收的外部测试时钟信号为上升或下降沿时刻的信号。
6.根据权利要求1所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述测试向量的首
7.根据权利要求1所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，该读取电路还包括：
8.根据权利要求1所述的用于芯片DFT的高可靠性测试向量读取电路，其特征在于，所述移位控制模块还包括：
9.一种根据权利要求1～8之一所述的用于芯片DFT的高可靠性测试向量读取电路的读取方法，其特征在于，所述方法包括以下步骤：
10.根据权利要求9所述的用于芯片DFT的高可靠性测试向量读取电路及方法的读取方法，其特征在于，所述步骤S2包括以下步骤：
...【技术特征摘要】
1.一种用于芯片dft的高可靠性测试向量读取电路，其特征在于，包括：模式切换模块，时钟模块，存储模块、移位控制模块；
2.根据权利要求1所述的用于芯片dft的高可靠性测试向量读取电路，其特征在于，所述模式切换模块包括常规模式和测试模式；常规模式下，测试向量读取模式关闭，测试模式下，测试向量读取模式开启。
3.根据权利要求2所述的用于芯片dft的高可靠性测试向量读取电路，其特征在于，所述读取电路集成于芯片中，所述芯片的三个引脚接收外部测试时钟信号、测试向量和测试控制信号；在常规模式或测试向量读取模式下，所述三个引脚进行复用。
4.根据权利要求2所述的用于芯片dft的高可靠性测试向量读取电路，其特征在于，所述模式切换模块进入测试模式的识别方法是模式切换模块的判断电压阈值范围为负电压范围。
5.根据权利要...
【专利技术属性】
技术研发人员：方利泉，王迪，郑飞君，王德弘，巴浩文，
申请(专利权)人：杭州傲芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。