一种低失真PAM-4光发射器制造技术

本发明专利技术公开了一种低失真PAM

【技术实现步骤摘要】
一种低失真PAM
‑
4光发射器


[0001]本专利技术涉及光发射器
，更具体地说，它涉及一种低失真PAM
‑
4光发射器。

技术介绍

[0002]光纤网络凭借其高容量、低损耗、低成本的优势，被广泛用于数据中心、接入网、城域网等通信设施的建设中。光发射器是光纤网络的重要组成部分，它对前端通信模组输出的电信号进行电压
‑
电流转换、摆幅放大、预失真处理，从而驱动激光器发射出低失真的光信号。激光器的非线性特性可分为静态非线性和动态非线性，前者指激光器的输入电流和输出光功率的大小呈非线性关系，后者指激光器的带宽随偏置电流的变化而变化。当用PAM
‑
4信号驱动激光器时，静态非线性特性会使发射出的光信号的三个子眼高度不一致，其中上眼的高度最小、下眼的高度最大，称此现象为幅度失真。随着信号速率增大，激光器的动态非线性特性会使此幅度失真现象进一步加剧。
[0003]传统的光发射器芯片通过将最低有效位(LSB，Least Significant Bit)码流和最高有效位(MSB，Most Significant Bit)码流相加的方式得到PAM
‑
4信号，因此光信号上眼的高度和下眼的高度相互耦合、无法独立调节，难以解决激光器的静态非线性问题。传统的均衡方式亦无法应对激光器的动态非线性问题。

技术实现思路

[0004]本专利技术要解决的技术问题是针对现有技术的上述不足，本专利技术的目的是提供一种低失真PAM
‑r/>4光发射器。
[0005]本专利技术技术方案是：一种低失真PAM
‑
4光发射器，包括偏置电流源，还包括第一温度计码编码电路、第二温度计码编码电路、第一均衡生成及数据串行电路、第二均衡生成及数据串行电路、第三均衡生成及数据串行电路、第一输出驱动电路、第二输出驱动电路、第三输出驱动电路、时钟占空比校正电路；
[0006]第一组四路半速率不归零差分信号输入第一温度计码编码电路得到第一组六路半速率一元NRZ差分信号，第一组六路半速率一元NRZ差分信号平均分为三组并分别输入第一均衡生成及数据串行电路、第二均衡生成及数据串行电路、第三均衡生成及数据串行电路；
[0007]第二组四路半速率不归零差分信号输入第二温度计码编码电路得到第二组六路半速率一元NRZ差分信号，第二组六路半速率一元NRZ差分信号平均分为三组并分别输入第一均衡生成及数据串行电路、第二均衡生成及数据串行电路、第三均衡生成及数据串行电路；
[0008]时钟占空比校正电路分别输出控制信号给第一均衡生成及数据串行电路、第二均衡生成及数据串行电路、第三均衡生成及数据串行电路；
[0009]第一均衡生成及数据串行电路输出第一组全速率的主抽头和均衡抽头NRZ差分信号给第一输出驱动电路，第二均衡生成及数据串行电路输出第二组全速率的主抽头和均衡
抽头NRZ差分信号给第二输出驱动电路，第三均衡生成及数据串行电路输出第三组全速率的主抽头和均衡抽头NRZ差分信号给第三输出驱动电路；
[0010]第一输出驱动电路输出第一电流信号，第二输出驱动电路输出第二电流信号，第三输出驱动电路输出第三电流信号，偏置电流源的输出电流将第一电流信号、第二电流信号和第三电流信号减去后得到PAM
‑
4格式的第四电流信号，第四电流信号输入至激光器以驱动其发出PAM
‑
4格式的光信号。
[0011]作为进一步地改进，第一温度计码编码电路、第二温度计码编码电路的结构相同，第一温度计码编码电路包括第一非门、第二非门、第三非门、第四非门、第五非门、第六非门、第七非门、第一与非门、第二与非门、第一或非门、第二或非门；第一非门的输出端分别连接第二或非门的第一输入端、第五非门的输入端、第二与非门的第一输入端，第一或非门的第一输入端分别连接第三非门的输入端、第一与非门的第一输入端，第一或非门的第二输入端连接第一与非门的第二输入端，第一或非门的输出端连接第四非门的输入端，第二非门的输出端分别连接第二或非门的第二输入端、第二与非门的第二输入端，第三非门的输出端连接第六非门的输入端，第一与非门的输出端连接第七非门的输入端，第一非门的输入端、第一或非门的第一输入端、第一或非门的第二输入端、第二非门的输入端作为第一温度计码编码电路的输入端，第二或非门的输出端、第四非门的输出端、第五非门的输出端、第六非门的输出端、第二与非门的输出端、第七非门的输出端作为第一温度计码编码电路的输出端。
[0012]进一步地，第一均衡生成及数据串行电路、第二均衡生成及数据串行电路、第三均衡生成及数据串行电路的结构相同，第一均衡生成及数据串行电路包括第一锁存器、第二锁存器、第三锁存器、第四锁存器、第一时钟延时调节电路、第二时钟延时调节电路、第三时钟延时调节电路、第四时钟延时调节电路、第一二比一串行器、第二二比一串行器，第一锁存器、第二锁存器的输出端连接第一二比一串行器的输入端，第三锁存器、第四锁存器的输出端连接第二二比一串行器的输入端，第二时钟延时调节电路的输出端连接第一锁存器、第二锁存器的控制端，第二时钟延时调节电路的输出端通过第四时钟延时调节电路连接第一二比一串行器的控制端，第一时钟延时调节电路的输出端连接第三锁存器、第四锁存器的控制端，第一时钟延时调节电路的输出端通过第三时钟延时调节电路连接第二二比一串行器的控制端，第一锁存器、第二锁存器、第三锁存器、第四锁存器的输入端作为第一均衡生成及数据串行电路的输入端，第一二比一串行器、第二二比一串行器的输出端作为第一均衡生成及数据串行电路的输出端。
[0013]进一步地，第一二比一串行器、第二二比一串行器的结构相同，第一二比一串行器包括第一电阻、第二电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管，第一电阻、第二电阻的一端以及第三晶体管、第六晶体管、第九晶体管、第十二晶体管的源极连接供电端，第一电阻的另一端作为第一二比一串行器的第一输出端，并连接第二晶体管、第五晶体管的漏极，第二晶体管的源极连接第一晶体管、第三晶体管的漏极，第五晶体管的源极连接第四晶体管、第六晶体管的漏极，第一晶体管的栅极连接第三晶体管的栅极并作为第一二比一串行器的第一输入端，第四晶体管的栅极连接第六晶体管的栅极并作为第一二比一串行器的第二输入端，第二电阻的另一端作为第一二比一串行器的第二输
出端，并连接第八晶体管、第十一晶体管的漏极，第八晶体管的源极连接第七晶体管、第九晶体管的漏极，第十一晶体管的源极连接第十晶体管、第十二晶体管的漏极，第七晶体管的栅极连接第九晶体管的栅极并作为第一二比一串行器的第三输入端，第十晶体管的栅极连接第十二晶体管的栅极并作为第一二比一串行器的第四输入端，第二晶体管、第五晶体管、第八晶体管、第十一晶体管的栅极作为时钟信号输入端，第一晶体管、第四晶体管、第七晶体管、第十晶体管的源极连接共地端。
[001本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低失真PAM
‑
4光发射器，包括偏置电流源(1)，其特征在于，还包括第一温度计码编码电路(2)、第二温度计码编码电路(3)、第一均衡生成及数据串行电路(4)、第二均衡生成及数据串行电路(5)、第三均衡生成及数据串行电路(6)、第一输出驱动电路(7)、第二输出驱动电路(8)、第三输出驱动电路(9)、时钟占空比校正电路(10)；第一组四路半速率不归零差分信号输入第一温度计码编码电路(2)得到第一组六路半速率一元NRZ差分信号，第一组六路半速率一元NRZ差分信号平均分为三组并分别输入第一均衡生成及数据串行电路(4)、第二均衡生成及数据串行电路(5)、第三均衡生成及数据串行电路(6)；第二组四路半速率不归零差分信号输入第二温度计码编码电路(3)得到第二组六路半速率一元NRZ差分信号，第二组六路半速率一元NRZ差分信号平均分为三组并分别输入第一均衡生成及数据串行电路(4)、第二均衡生成及数据串行电路(5)、第三均衡生成及数据串行电路(6)；时钟占空比校正电路(10)分别输出控制信号给第一均衡生成及数据串行电路(4)、第二均衡生成及数据串行电路(5)、第三均衡生成及数据串行电路(6)；第一均衡生成及数据串行电路(4)输出第一组全速率的主抽头和均衡抽头NRZ差分信号给第一输出驱动电路(7)，第二均衡生成及数据串行电路(5)输出第二组全速率的主抽头和均衡抽头NRZ差分信号给第二输出驱动电路(8)，第三均衡生成及数据串行电路(6)输出第三组全速率的主抽头和均衡抽头NRZ差分信号给第三输出驱动电路(9)；第一输出驱动电路(7)输出第一电流信号，第二输出驱动电路(8)输出第二电流信号，第三输出驱动电路(9)输出第三电流信号，偏置电流源(1)的输出电流将第一电流信号、第二电流信号和第三电流信号减去后得到PAM
‑
4格式的第四电流信号，第四电流信号输入至激光器(11)以驱动其发出PAM
‑
4格式的光信号。2.根据权利要求1所述的一种低失真PAM
‑
4光发射器，其特征在于，第一温度计码编码电路(2)、第二温度计码编码电路(3)的结构相同，第一温度计码编码电路(2)包括第一非门(N1)、第二非门(N2)、第三非门(N3)、第四非门(N4)、第五非门(N5)、第六非门(N6)、第七非门(N7)、第一与非门(NA1)、第二与非门(NA2)、第一或非门(NO1)、第二或非门(NO2)；第一非门(N1)的输出端分别连接第二或非门(NO2)的第一输入端、第五非门(N5)的输入端、第二与非门(NA2)的第一输入端，第一或非门(NO1)的第一输入端分别连接第三非门(N3)的输入端、第一与非门(NA1)的第一输入端，第一或非门(NO1)的第二输入端连接第一与非门(NA1)的第二输入端，第一或非门(NO1)的输出端连接第四非门(N4)的输入端，第二非门(N2)的输出端分别连接第二或非门(NO2)的第二输入端、第二与非门(NA2)的第二输入端，第三非门(N3)的输出端连接第六非门(N6)的输入端，第一与非门(NA1)的输出端连接第七非门(N7)的输入端，第一非门(N1)的输入端、第一或非门(NO1)的第一输入端、第一或非门(NO1)的第二输入端、第二非门(N2)的输入端作为第一温度计码编码电路(2)的输入端，第二或非门(NO2)的输出端、第四非门(N4)的输出端、第五非门(N5)的输出端、第六非门(N6)的输出端、第二与非门(NA2)的输出端、第七非门(N7)的输出端作为第一温度计码编码电路(2)的输出端。3.根据权利要求1所述的一种低失真PAM
‑
4光发射器，其特征在于，第一均衡生成及数据串行电路(4)、第二均衡生成及数据串行电路(5)、第三均衡生成及数据串行电路(6)的结
构相同，第一均衡生成及数据串行电路(4)包括第一锁存器(L1)、第二锁存器(L2)、第三锁存器(L3)、第四锁存器(L4)、第一时钟延时调节电路(CH1)、第二时钟延时调节电路(CH2)、第三时钟延时调节电路(CH3)、第四时钟延时调节电路(CH4)、第一二比一串行器(12)、第二二比一串行器(13)，第一锁存器(L1)、第二锁存器(L2)的输出端连接第一二比一串行器(12)的输入端，第三锁存器(L3)、第四锁存器(L4)的输出端连接第二二比一串行器(13)的输入端，第二时钟延时调节电路(CH2)的输出端连接第一锁存器(L1)、第二锁存器(L2)的控制端，第二时钟延时调节电路(CH2)的输出端通过第四时钟延时调节电路(CH4)连接第一二比一串行器(12)的控制端，第一时钟延时调节电路(CH1)的输出端连接第三锁存器(L3)、第四锁存器(L4)的控制端，第一时钟延时调节电路(CH1)的输出端通过第三时钟延时调节电路(CH3)连接第二二比一串行器(13)的控制端，第一锁存器(L1)、第二锁存器(L2)、第三锁存器(L3)、第四锁存器(L4)的输入端作为第一均衡生成及数据串行电路(4)的输入端，第一二比一串行器(12)、第二二比一串行器(13)的输出端作为第一均衡生成及数据串行电路(4)的输出端。4.根据权利要求3所述的一种低失真PAM
‑
4光发射器，其特征在于，第一二比一串行器(12)、第二二比一串行器(13)的结构相同，第一二比一串行器(12)包括第一电阻(R1)、第二电阻(R2)、第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)、第十一晶体管(M11)、第十二晶体管(M12)，第一电阻(R1)、第二电阻(R2)的一端以及第三晶体管(M3)、第六晶体管(M6)、第九晶体管(M9)、第十二晶体管(M12)的源极连接供电端，第一电阻(R1)的另一端作为第一二比一串行器(12)的第一输出端，并连接第二晶体管(M2)、第五晶体管(M5)的漏极，第二晶体管(M2)的源...

【专利技术属性】
技术研发人员：陈福栈，俞捷，
申请(专利权)人：香港科技大学深港协同创新研究院深圳福田，
类型：发明
国别省市：