一种芯片数据易失性的测试方法技术

本发明专利技术提供一种芯片数据易失性的测试方法，包括对芯片配置棋盘格背景或配置反棋盘格背景的同时配置Bootloader背景，使得棋盘格背景或反棋盘格背景与Bootloader背景结合成为一个全新的背景，该背景极大地简化了测试步骤，避免出错，保证flash区域的质量和可靠性，可以满足测试覆盖面，又优化了测试流程，在需要复测时，无需从头开始进行重测，使得其无需切换背景，仅需要对出现测试错误的步骤进行重测即可，节约了省略步骤测试花费的时间。节约了省略步骤测试花费的时间。节约了省略步骤测试花费的时间。

【技术实现步骤摘要】
一种芯片数据易失性的测试方法


[0001]本专利技术涉及半导体
，特别涉及一种芯片数据易失性的测试方法。

技术介绍

[0002]Bootloader(引导加载程序)是嵌入式系统在加电后执行的第一段代码，在它完成CPU和相关硬件的初始化之后，会将相关应用程序装载到内存中，并启动操作系统运行。目前，很多种类的芯片在出货前都需要配置客户特殊要求的Bootloader背景。
[0003]由于90nm结构的特性，芯片需要测试棋盘格背景/反棋盘格背景下的数据翻转性能。而这个跟芯片出货所需配置的特殊Bootloader背景中的数值配置相冲突。
[0004]由于cell结构与90nm结构不同，使得90nm结构的测试流程与0.18μm/0.11μm等制程的芯片测试流程上有很大区别，测试时间成倍增加。目前在CP(chip probing)测试过程中先测试了棋盘格/反棋盘格，并在烘烤后用于数据翻转测试，同时还需要进行特殊Bootloader配置，频繁切换背景，导致测试时间过长。如果此时出现测试问题，需要从头开始进行重测，导致费用成倍增加。

技术实现思路

[0005]本专利技术的目的在于，提供一种芯片数据易失性的测试方法，可以在复测时无需从头开始进行重测，从而缩短了测试时间还降低了测试费用。
[0006]为了解决上述问题，本专利技术提供一种芯片数据易失性的测试方法，包括：
[0007]对芯片配置棋盘格背景或配置反棋盘格背景的同时配置Bootloader背景。
[0008]可选的，对芯片配置棋盘格背景的同时配置Bootloader背景具体包括：
[0009]对所述芯片进行电性测试，并配置第一背景，所述第一背景包括棋盘格区域和Bootloader区域；
[0010]检查所述棋盘格区域和Bootloader区域。
[0011]进一步的，对芯片进行电性测试，并配置第一背景具体包括：
[0012]提供待测试的所述芯片；
[0013]对待测试的所述芯片进行模拟参数设定、对所述芯片进行功能验证；
[0014]配置所述第一背景。
[0015]进一步的，所述待测试的芯片包括flash区域，在对所述芯片进行功能验证时，对所述flash区域进行功能验证。
[0016]进一步的，检查所述棋盘格区域和Bootloader区域包括：
[0017]检查所述棋盘格区域和Bootloader区域；
[0018]在烘烤后用于数据翻转测试。
[0019]进一步的，所述测试方法仅需要配置Bootloader背景和棋盘格检查。
[0020]可选的，对芯片配置反棋盘格背景的同时配置Bootloader背景具体包括：
[0021]对芯片进行电性测试，并配置棋盘格背景；
[0022]检查所述棋盘格背景，并配置第二背景，所述第二背景包括反棋盘格区域和Bootloader区域；
[0023]检查所述反棋盘格区域和Bootloader区域。
[0024]进一步的，对芯片进行电性测试，并配置棋盘格背景具体包括：
[0025]提供待测试的所述芯片，所述待测试的芯片包括flash区域；
[0026]对待测试的所述芯片进行模拟参数设定、对所述flash区域进行功能验证；
[0027]配置所述棋盘格背景。
[0028]进一步的，所述测试方法需要配置Bootloader背景、棋盘格检查和反棋盘格检查。
[0029]可选的，所述芯片为90nm结构中的芯片。
[0030]与现有技术相比，本专利技术具有以下有益效果：
[0031]本专利技术提供一种芯片数据易失性的测试方法，包括对芯片配置棋盘格背景或配置反棋盘格背景的同时配置Bootloader背景，使得棋盘格背景或反棋盘格背景与Bootloader背景结合成为一个全新的背景，该背景极大地简化了测试步骤，避免出错，保证flash区域的质量和可靠性，可以满足测试覆盖面，又优化了测试流程，在需要复测时，无需从头开始进行重测，使得其无需切换背景，仅需要对出现测试错误的步骤进行重测即可，节约了省略步骤测试花费的时间。
附图说明
[0032]图1为本专利技术实施例一提供的一种芯片数据易失性的测试方法的流程示意图；
[0033]图2为本专利技术实施例二提供的一种芯片数据易失性的测试方法的流程示意图。
具体实施方式
[0034]以下将对本专利技术的一种芯片数据易失性的测试方法作进一步的详细描述。下面将参照附图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。
[0035]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0036]为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0037]实施例一
[0038]图1为本实施例提供的一种芯片数据易失性的测试方法的流程示意图。如图1所示，本实施例提供一种芯片数据易失性的测试方法，所述测试方法仅需要配置Bootloader背景和棋盘格检查。所述芯片数据易失性的测试方法包括以下步骤：
[0039]步骤S11：对芯片进行电性测试，并配置第一背景，所述第一背景包括棋盘格区域
和Bootloader区域；
[0040]步骤S12：检查所述棋盘格区域和Bootloader区域。
[0041]以下对本实施例提供的一种芯片数据易失性的测试方法进行详细说明。
[0042]首先执行步骤S11，对芯片进行电性测试，并配置第一背景，所述第一背景包括棋盘格区域和Bootloader区域。
[0043]本步骤具体包括：
[0044]首先，提供待测试的芯片，所述待测试的芯片包括flash区域，其中，所述芯片为90nm结构中的芯片；
[0045]接着，对所述芯片进行模拟参数设定、对flash区域进行功能验证等；
[0046]接着，配置第一背景，所述第一背景包括棋盘格区域和Bootloader区域这两个区域，使得所述棋盘格区域和Bootloader区域两个区域结合的方式制造出一种全新的背景，这两个区域按照顺序设置，使得在后续步骤一次性对棋盘格背景以及客户所需要配置的Bootloader背景进行检查。其相较于现有技术中，所述棋盘格背景和客户所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片数据易失性的测试方法，其特征在于，包括：对芯片配置棋盘格背景或配置反棋盘格背景的同时配置Bootloader背景。2.如权利要求1所述的芯片数据易失性的测试方法，其特征在于，对芯片配置棋盘格背景的同时配置Bootloader背景具体包括：对所述芯片进行电性测试，并配置第一背景，所述第一背景包括棋盘格区域和Bootloader区域；检查所述棋盘格区域和Bootloader区域。3.如权利要求2所述的芯片数据易失性的测试方法，其特征在于，对芯片进行电性测试，并配置第一背景具体包括：提供待测试的所述芯片；对待测试的所述芯片进行模拟参数设定、对所述芯片进行功能验证；配置所述第一背景。4.如权利要求3所述的芯片数据易失性的测试方法，其特征在于，所述待测试的芯片包括flash区域，在对所述芯片进行功能验证时，对所述flash区域进行功能验证。5.如权利要求2所述的芯片数据易失性的测试方法，其特征在于，检查所述棋盘格区域和Bootloader区域包括：检查所述棋盘格区域和Bootloader区域；在烘烤后用于数据翻...

【专利技术属性】
技术研发人员：杨其燕，吴蒙瑶，任栋梁，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：