一种基于SRAM的有符号数模拟存内计算电路制造技术

本发明专利技术属于存内计算领域，特别是指一种基于SRAM的有符号数模拟存内计算电路。本发明专利技术包括6T SRAM标准单元0、6T SRAM标准单元1、6T SRAM标准单元2和6T SRAM标准单元3，还包括6T SRAM标准单元4存储的数据为符号位，符号位为0表示正号，符号位为1表示负号；当6T SRAM标准单元4存储的数据为0时，由多个晶体管构成的回路2工作；当6T SRAM标准单元4存储的数据为1时，由多个晶体管构成的回路1工作；有益效果在于，SRAM单元存储的数据可以表示负数，实现外部输入模拟电压信号与有符号整数进行点乘计算。算。算。

【技术实现步骤摘要】
一种基于SRAM的有符号数模拟存内计算电路


[0001]本专利技术属于存内计算领域，特别是指一种基于SRAM的有符号数模拟存内计算电路。

技术介绍

[0002]近年来，存内计算电路设计是一个集成电路领域内的研究热点。其中，存内计算所用的存储器有SRAM，DRAM，Flash和ReRAM等，计算方式有数字计算和模拟计算。2019年，有学者提出了一种基于8T SRAM单元的模拟存内计算方法，(Akhilesh Jaiswal等人在IEEE Transactions on Very Large Scale Integration(VLSI)Systems期刊上发表了一篇名为8T SRAM Cell as a Multibit Dot
‑
Product Engine for Beyond Von Neumann Computing的文章。)如图3所示，以标准6T SRAM单元作为存储器，使2个外部晶体管工作在深度线性区，实现模拟存内计算。以图3中6T SRAM标准单元0和晶体管M0、M1组成的存内计算电路为例，SL(Source Line)为信号线，外部输入模拟信号从SL输入；RWL(Read Word Line)为读字线，外部读控制信号通过RWL控制SRAM数据的读取；RBL(Read Bit Line)为读位线，SRAM数据通过RBL读出。6T SRAM标准单元0可以存储1bit的数据，存储的数据连接到晶体管M1的栅极，当SRAM中存储的数据为0时，晶体管M1截止，此时晶体管M1漏极和源极间可视为断路，漏极和源极间的电导约等于0；当SRAM中存储的数据为0时，晶体管M1导通。RWL连接到晶体管M0的栅极，当RWL为低电平时，晶体管M0截止，此时晶体管M0漏极和源极间可视为断路，漏极和源极间的电导约等于0；当RWL为高电平时，晶体管M0导通。为了使该模拟存内计算单元正常工作，RWL需要连接高电平，使晶体管M0处于导通状态，而晶体管M1的导通或截止状态取决于6T SRAM单元中存储的数据。当RWL接入高电平，SRAM单元存储的数据为1时，晶体管M0和M1均导通，控制SL的输入电压在一定范围内，可以使晶体管M0和M1工作在深度线性区。工作在深度线性区的晶体管导通电阻R
on
由公式(a1)表示，导通电导G
on
由公式(a2)表示：式(a2)表示：其中，μ
n
为电子迁移率，C
ox
为单位面积的栅氧化层电容，W为沟道宽度，L为沟道长度，V
GS
为栅源电压，V
TH
为阈值电压。设SL的输入电压为V
in
，M0源极钳位到0电位，晶体管M1和M0尺寸相同(沟道宽度均为W，沟道长度均为L)，则通过晶体管M1和M0的电流I0由公式(a3)表示：I0为SRAM存内计算单元0的输出电流，同理可得SRAM存内计算单元1，2，3的I1，I2，I3。由于μ
n
，C
ox
，V
GS
，V
TH
不变，根据公式(a2)(a3)可知，当输入电压V
in
不变时，输出电流I0和晶
体管M0、M1的宽长比成正比。设晶体管M0、M1的宽长比为晶体管M2、M3的宽长比为晶体管M4、M5的宽长比为晶体管M6、M7的宽长比为令则输出电流I3:I2:I1:I0＝8:4:2:1。通过上述方式设置晶体管的宽长比，可以实现对不同SRAM单元中数据的4比特二进制数权重的量化。根据基尔霍夫电流定律，总输出电流I
out
由公式(a4)表示：I
out
＝I0+I1+I2+I3(a4)综上所述，该模拟存内计算电路可以实现输入模拟信号V
in
与SRAM中存储的4bit数据进行点乘，输入信号位模拟电压，存储的数据为区间[0,15]中的无符号整数，点乘结果为输出电流。输入信号与存储数据点乘的表达式可由公式(a5)表示：其中，K为常数，W
i
为SRAM中存储的第i位数据的权重，W
i
＝2
i
，i＝0,1,2,3。
[0003]然而，上述技术存在着以下缺点：由于上述技术中实现点乘计算是基于欧姆定律和基尔霍夫定律，而图3电路中晶体管的导通电导不能为负数，无法表示SRAM中存储数据为负数的情况，所以只能实现外部输入模拟电压信号与无符号整数进行点乘计算。

技术实现思路

[0004]本专利技术的目的在于针对
技术介绍
中存在的缺点，而提供一种基于SRAM的有符号数模拟存内计算电路。设计了以下解决方案，使SRAM中存储的数据可以表示负数，并实现外部输入模拟电压信号与有符号整数进行点乘计算。
[0005]本专利技术通过以下技术方案实现，包括6T SRAM标准单元0、6T SRAM标准单元1、6T SRAM标准单元2和6T SRAM标准单元3，分别存储4bit数据的Bit 0、Bit 1、Bit 2和Bit 3；还包括6T SRAM标准单元4存储的数据为符号位，符号位为0表示正号，符号位为1表示负号；6T SRAM标准单元4存储的数据与晶体管M16、晶体管M17的栅极连接，控制晶体管M16、晶体管M17的导通和截止状态；M16为P型MOS管，M17为N型MOS管，M16和M17作为开关选择工作的回路，为了使M16和M17更加接近理想开关的特性，降低它们的导通电阻，M16和M17的宽长比和远大与其他晶体管；当6T SRAM标准单元4存储的数据为0时，晶体管M17导通，Vin2连接输入信号，电路节点Vin2与Vref之间由晶体管M17、M15、M14、M11、M10、M7、M6、M3、M2构成的回路2工作；当6T SRAM标准单元4存储的数据为1时，晶体管M16导通，Vin1连接输入信号，电路节点Vin1与Vref之间由晶体管M16、M13、M12、M9、M8、M5、M4、M1、M0构成的回路1工作；当所有的6T SRAM标准单元存储数据为1时，其数据端电位为V
dd
，存储数据为0时，其数据端电位为V
ss
；参考电压V
ref
与V
dd
、V
ss
满足关系如公式(1)所示，两路输入信号V
in1
和V
in2
关于参考电压V
ref
对称，满足关系如公式(2)、(3)所示：
|V
in1
‑
V
ref
|＝|V
in2
‑
V
ref
|,V
in1
<V
ref
<V
in2
ꢀꢀ
(2)在满足公式(1)、(2)、(3)的条件下，可以使回路1和回路2中对应位置的晶体管栅源电压V
GS
相同；设RWL高电平电位为V
dd
，低电平电位为V
ss...

【技术保护点】

【技术特征摘要】
1.一种基于SRAM的有符号数模拟存内计算电路，包括6T SRAM标准单元0、6T SRAM标准单元1、6T SRAM标准单元2和6T SRAM标准单元3，分别存储4bit数据的Bit 0、Bit 1、Bit 2和Bit 3；其特征在于：还包括6T SRAM标准单元4存储的数据为符号位，符号位为0表示正号，符号位为1表示负号；6T SRAM标准单元4存储的数据与晶体管M16、晶体管M17的栅极连接，控制晶体管M16、晶体管M17的导通和截止状态；M16为P型MOS管，M17为N型MOS管，M16和M17作为开关选择工作的回路，为了使M16和M17更加接近理想开关的特性，降低它们的导通电阻，M16和M17的宽长比和远大与其他晶体管；当6T SRAM标准单元4存储的数据为0时，晶体管M17导通，Vin2连接输入信号，电路节点Vin2与Vref之间由晶体管M17、M15、M14、M11、M10、M7、M6、M3、M2构成的回路2工作；当6T SRAM标准单元4存储的数据为1时，晶体管M16导通，Vin1连接输入信号，电路节点Vin1与Vref之间由晶体管M16、M13、M12、M9、M8、M5、M4、M1、M0构成的回路1工作；当所有的6T SRAM标准单元存储数据为1时，其数据端电位为V
dd
，存储数据为0时，其数据端电位为V
ss
；参考电压V
ref
与V
dd
、V
ss
满足关系如公式(1)所示，两路输入信号V
in1
和V
in2
关于参考电压V
ref
对称，满足关系如公式(2)、(3)所示：|V
in1
‑
V
ref
|＝|V
in2
‑
V
ref
|,V
in1
<V
ref
<V
in2
ꢀꢀ
(2)在满足公式(1)、(2)、(3)的条件下，可以使回路1和回路2中对应位置的晶体管栅源电压V
GS
相同；设RWL高电平电位为V
dd
，低电平电位为V
ss
；当RWL为高电平且6T SRAM标准单元4存储的数据为0时，晶体管M0、M1漏极和源极两端的电压V
DS0
、V
DS1
由公式(4)表示；当RWL为高电平且6T SRAM标准单元4存储的数据为1时，晶体管M2、M3漏极和源极两端的电压V
DS2
、V
DS3
由公式(5)表示；(5)表示；同理可得晶体管M4...

【专利技术属性】
技术研发人员：洪庆辉，方俊杰，
申请(专利权)人：湖南大学，
类型：发明
国别省市：