一种多通道模拟数字转换器电路及其信号处理方法技术

本发明专利技术公开了一种多通道模拟数字转换器电路及其信号处理方法，所述电路包括：n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。采用多通道在当前时刻同时采样，以避免由于切换信道的延迟导致信号衰减失真。信道的延迟导致信号衰减失真。信道的延迟导致信号衰减失真。

【技术实现步骤摘要】
一种多通道模拟数字转换器电路及其信号处理方法


[0001]本专利技术涉及集成电路设计领域，具体涉及一种多通道模拟数字转换器电路及其信号处理方法。

技术介绍

[0002]模拟数字转换器即A/D转换器(Analog to Digital Converter，ADC)。ADC芯片架构分为三种：现有的ADC有多种架构，如流水线(pipe
‑
lined)型ADC、逐次逼近(SAR)型ADC、快闪(flash)型ADC、时域交织(interleaved))型ADC等。以SAR型ADC为例，传统ADC架构由一个Sample and Hold(采样保持电路)、Comparator(比较器)、逻辑转换电路与DAC(数字模拟转换器)组成。
[0003]相关技术中，当模拟数字转换器装置的应用场景需要使用多个通道输入时，一般会选择以多任务器来处理，透过依序切换的方式将不同来源切换至采样保持电路输入端，再依序进行转换。上述作法存在一些缺点，多任务器于通道之间切换时，ADC样本时间点必然存在延迟，对于高精度计算应用上，往往因此而产生误差，导致无法满足处理需求。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种多通道模拟数字转换器电路及其信号处理方法，基于时序要求严格的前提下，采用同时采样的机制，解决相关技术中存在的延迟问题。
[0005]为实现上述目的，本专利技术主要采用以下技术方案：
[0006]本申请实施例提供一种多通道模拟数字转换器电路，包括：n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。
[0007]在一些实施例中，所述模数转换模块为渐次逼近型模数转换器，包括：比较器，所述比较器的正相输入端与所述数据选择器相连接，反相输入端与数模转换器相连接，输出端与控制逻辑电路相连接，用于通过所述正相输入端接收所述当前信号，比较所述当前信号与所述反相输入端接收的参考值的大小，并基于比较结果产生数字信号；数模转换器，用于根据所述数字信号设置参考值并发送至所述比较器的反下相输入端；控制逻辑电路，与所述数模转化器相连，用于接收比较器产生的所述数字信号，确定数字输出信号并输出。
[0008]在一些实施例中，所述时序控制模块的一端连接于所述控制逻辑电路，所述时序控制模块还用于：接收控制逻辑电路根据所述数字输出信号从存储在所述控制逻辑电路中的可编程阈值队列中选择的对应的阈值算法，根据所述阈值算法调整所述处理顺序。
[0009]在一些实施例中，所述模数转换模块为流水线型模数转换器，包括：多个串联的流
水级，所述当前信号经所述每一流水级进行多级处理后输出多个数字码；与每一所述流水级并联的数字校正逻辑，用于接收每一流水级发送的数字码，将多个数字码整合为数字输出信号并输出。
[0010]在一些实施例中，所述时序控制模块的一端连接于所述数字校正逻辑，所述时序控制模块还用于：根据所述数字校正逻辑输出的数字输出信号与预设值的关系调整所述处理顺序。
[0011]在一些实施例中，所述处理顺序与每一所述通道信号之间存在映射关系。
[0012]在一些实施例中，所述n个采样保持电路通道之间为并联。
[0013]本申请实施例还提供一种多通道模拟数字转换器电路的信号处理方法，应用于上述多通道模拟数字转换器电路，所述方法包括以下步骤：n个采样保持电路通道在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块生成包括至少一个所述通道模拟信号的处理顺序，并将所述处理顺序发送至数据选择器；数据选择器基于所述处理顺序，依次选择所述处理顺序对应的所述通道模拟信号作为当前信号，发送所述当前信号至模数转换模块；模数转换模块，将所述数据选择器发送的每一当前信号转换为数字输出信号，输出所述数字输出信号，至所述处理顺序中的每一所述通道模拟信号均被转换后结束。
[0014]在一些实施例中，所述模数转换模块为渐次逼近型模数转换器，或流水线型模数转换器。
[0015]与现有技术相比，本专利技术的有益效果是：通过同步的多个采样保持通道在同一个时间点获取并存储模拟信号，之后再由数据选择器分时处理，进行转换运算，在进行多通道切换时，能够避免受信道数提高以及受分辨率提高而造成的信息失真，同时可于信道间插入算法判断，对于功耗、效能、布局弹性、应用领域都有显著提升。
附图说明
[0016]图1为本申请实施例提供的多通道模拟数字转换器电路的电路图一；
[0017]图2为n个采样保持电路通道同时采样与分时采样的对比图；
[0018]图3为本申请实施例提供的多通道模拟数字转换器电路的电路图二；
[0019]图4为控制逻辑电路的内部电路图；
[0020]图5为本申请实施例中调整处理顺序的过程示意图一；
[0021]图6为控制调整包含8比特的每一通道的比特处理过程示意图；
[0022]图7为本申请实施例提供的多通道模拟数字转换器电路的电路图三；
[0023]图8为本申请实施例中调整处理顺序的过程示意图二；
[0024]图9为本申请实施例提供的多通道模拟数字转换器电路的信号处理方法的流程示意图。
具体实施方式
[0025]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0026]实施例一：
[0027]本申请实施例提供一种多通道模拟数字转换器电路，图1为本申请实施例提供的多通道模拟数字转换器电路的电路图一，如图1所示，多通道模拟数字转换器电路10中包括：
[0028]n个采样保持电路通道101，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数。这里，采样保持电路通道101的个数为n个，n为正整数，可以根据多通道要求设计n的数量，n个采样保持电路通道之间并联，每个采样保持电路通道101在当前时刻同时进行采样，得到输入的n个通道模拟信号分别为：V
in1
，V
in2
、
…
V
in(n
‑
1)
、V
in(n)
，并将当前时刻的通道模拟信号V
in1
，V
in2
、
…
V
in(n
‑
1)<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道模拟数字转换器电路，其特征在于，包括：n个采样保持电路通道，用于在当前时刻同时进行采样，并存储采集到的与所述n个采样保持电路通道一一对应的n个通道模拟信号，其中，n为正整数；时序控制模块，用于生成包括至少一个所述通道模拟信号的处理顺序；数据选择器，与所述n个采样保持电路通道连接，用于接收所述时序控制模块发送的所述处理顺序，并基于所述处理顺序，依次选择对应的所述通道模拟信号作为当前信号，发送至模数转换模块；模数转换模块，用于将每一所述当前信号转换为数字输出信号并输出。2.根据权利要求1所述的多通道模拟数字转换器电路，其特征在于，所述模数转换模块为渐次逼近型模数转换器，包括：比较器，所述比较器的正相输入端与所述数据选择器相连接，反相输入端与数模转换器相连接，输出端与控制逻辑电路相连接，用于通过所述正相输入端接收所述当前信号，比较所述当前信号与所述反相输入端接收的参考值的大小，并基于比较结果产生数字信号；数模转换器，用于根据所述数字信号设置参考值并发送至所述比较器的反相输入端；控制逻辑电路，与所述数模转换器相连，用于接收比较器产生的所述数字信号，确定数字输出信号并输出。3.根据权利要求2所述的多通道模拟数字转换器电路，其特征在于，所述时序控制模块的一端连接于所述控制逻辑电路，所述时序控制模块还用于：接收控制逻辑电路根据所述数字输出信号从存储在所述控制逻辑电路中的可编程阈值队列中选择的对应的阈值算法，根据所述阈值算法调整所述处理顺序。4.根据权利要求1所述的多通道模拟数字转换器电路，其特征在于，所述模数转换模块为流水线型模数转换器，包括：多个串联的流水级，所述当前...

【专利技术属性】
技术研发人员：陈建盛，陈建维，
申请(专利权)人：洛晶半导体上海有限公司，
类型：发明
国别省市：