一种用于电源管理芯片的快速电平位移电路制造技术

本发明专利技术请求保护一种用于电源管理芯片的快速电平位移电路，包括电平位移核心电路及低延时通路检测电路。本发明专利技术采用电阻R1使得PMOS管M5

【技术实现步骤摘要】
一种用于电源管理芯片的快速电平位移电路


[0001]本专利技术属于微电子
，具体涉及一种用于电源管理芯片的快速电平位移电路。

技术介绍

[0002]随着电源管理技术日趋成熟，电源管理芯片已经成为了电子产品中不可缺少的一部分。电平位移电路作为电源管理芯片的核心电路之一，其性能直接影响电源管理芯片的性能特性。
[0003]图1为一种传统的电平位移电路，主要由高压NMOS管M1、低压PMOS管M2、低压NMOS管M3、电阻R1和齐纳二极管Z1组成。当输入端IN为高电平时，NMOS管M1管打开，NMOS管M1的漏极电压被拉低，齐纳二极管与电阻R1并联目的为防止NMOS管M1的漏极电压拉低使PMOS管M2的栅氧化层击穿，输出端OUT为高。当输入端IN为低电平时，NMOS管M1关闭，NMOS管M1的漏极电压被拉高，输出端OUT为低。传统的电平移位电路具有功耗大，延时大，上升沿延时和下降沿延时不一致等缺点，使得传统的电平位移电路在高精度系统中的应用受到限制。

技术实现思路

[0004]本专利技术旨在解决以上现有技术的问题。提出了一种用于电源管理芯片的快速电平位移电路。本专利技术的技术方案如下：
[0005]一种用于电源管理芯片的快速电平位移电路，其包括：电平位移核心电路(1)及低延时通路检测电路(2)，其中，所述电平位移核心电路(1)的信号输出端连接所述低延时通路检测电路(2)的信号输入端，所述低延时通路检测电路(2)的信号输出端连接所述电平位移核心电路(1)的信号输入端；所述电平位移核心电路(1)为所述低延时通路检测电路(2)提供两个控制信号，所述低延时通路检测电路(2)在输出端产生一个高压输出信号。
[0006]进一步的，所述电平位移核心电路(1)包括：反相器inv1、反相器inv2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14及电阻R1，其中反相器inv1的输入端与电路输入端IN相连，反相器inv1的输出端分别与NMOS管M1的栅极以及反相器inv2的输入端相连，反相器inv2的输出端与NMOS管M2的栅极相连，PMOS管M5的源极分别与PMOS管M6的源极、PMOS管M13的源极、PMOS管M9的源极、PMOS管M14的源极、PMOS管M11的源极以及高压域电源端VDDH相连，PMOS管M5的栅极分别与PMOS管M6的漏极、PMOS管M4的源极、PMOS管M14的漏极、NMOS管M8的漏极、PMOS管M11的栅极以及NMOS管M12的栅极相连，PMOS管M5的漏极分别与PMOS管M3的源极、PMOS管M6的栅极、PMOS管M13的漏极、PMOS管M9的栅极、NMOS管M10的栅极以及NMOS管M7的漏极相连，PMOS管M3的栅极分别与电阻R1的一端以及PMOS管M4的栅极相连，电阻R1的另一端分别与NMOS管M7的衬底、NMOS管M7的源极、NMOS管M7的栅极、NMOS管M10的源极、NMOS管M8的衬底、NMOS管M8的源极、NMOS管M8的栅极、NMOS管M12的源极以及高压域低电源端VSSH相连，PMOS管M3的漏极与NMOS管M1的漏极相连，NMOS管M1的源极分别与NMOS
管M2的源极以及外部地线GND相连，PMOS管M4的漏极与NMOS管M2的漏极相连，PMOS管M9的漏极分别与NMOS管M10的漏极、反相器inv3的输入端以及与非门nand1的一输入端相连，PMOS管M11的漏极分别与NMOS管M12的漏极、反相器inv6的输入端以及与非门nand2的一输入端相连。
[0007]进一步的，所述低延时通路检测电路(2)包括：反相器inv3、反相器inv4、反相器inv5、反相器inv6、反相器inv7、反相器inv8、与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中反相器inv3的输出端与反相器inv4的输入端相连，反相器inv4的输出端与反相器inv5的输入端相连，反相器inv5的输出端与与非门nand1的另一输入端相连，与非门nand1的输出端分别与PMOS管M14的栅极以及与非门nand3的一输入端相连，与非门nand3的另一输入端分别与与非门nand4的输出端以及电路的输出端OUT相连，与非门nand3的输出端与与非门nand4的一输入端相连，反相器inv6的输出端与反相器inv7的输入端相连，反相器inv7的输出端与反相器inv8的输入端相连，反相器inv8的输出端与与非门nand2的另一端相连，与非门nand2的输出端分别与PMOS管M13的栅极以及与非门nand4的另一输入端相连。
[0008]进一步的，所述电平位移核心电路(1)中，反相器inv1与反相器inv2的工作电压为V
DD
且低于高压域低电源端VSSH电压V
SSH
及高压域电源端VDDH电压V
DDH
，其中V
DDH
‑
V
SSH
＝5V，NMOS管M1、NMOS管M2、PMOS管M3及PMOS管M4均为具有大尺寸的高压功率管且其漏源之间的最大耐压大于V
DDH
，电阻R1使PMOS管M5漏极即节点D电压V
D
或PMOS管M6漏极即节点E电压V
E
能快速的从V
DDH
降为V
SSH
；PMOS管M13和PMOS管M14为上拉MOS管，电压V
D
或电压V
E
能快速上升；栅极、源极和衬底短接的NMOS管M7和NMOS管M8实现的二极管使得电压V
D
和V
E
不低于V
SSH
‑
0.7，从而使得PMOS管M5和PMOS管M6的源极与栅极之间的压差始终小于其击穿电压，PMOS管M9和PMOS管M11的源极与栅极之间的压差始终小于其击穿电压，确保电路器件可靠性；当电路输入端IN的输入信号从0变为V
DD
时，NMOS管M1的漏极即节点A电压V
A
升高，电压V
D
从V
SSH
变为V
DDH
，从而使得PMOS管M9的漏极即节点F电压V
F
从V
DDH
变为V
SSH
，同时NMOS管M2的漏极即节点B电压V
B
降到外部地线GND电位，大尺寸高压功率PMOS管M4的栅漏电容C
GD4
使得高压功率PMOS管M4的栅极即节点C电压V
C
降低，进而电压V
E
降低到约为V
SSH
，从而PMOS管M11的漏极即节点G电压V
G
从V
SSH
变为V
DDH
；同理，当电路输入端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于电源管理芯片的快速电平位移电路，其特征在于，包括：电平位移核心电路(1)及低延时通路检测电路(2)，其中，所述电平位移核心电路(1)的信号输出端连接所述低延时通路检测电路(2)的信号输入端，所述低延时通路检测电路(2)的信号输出端连接所述电平位移核心电路(1)的信号输入端；所述电平位移核心电路(1)为所述低延时通路检测电路(2)提供两个控制信号，所述低延时通路检测电路(2)在输出端产生一个高压输出信号。2.根据权利要求1所述的一种用于电源管理芯片的快速电平位移电路，其特征在于，所述电平位移核心电路(1)包括：反相器inv1、反相器inv2、NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、PMOS管M9、NMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14及电阻R1，其中反相器inv1的输入端与电路输入端IN相连，反相器inv1的输出端分别与NMOS管M1的栅极以及反相器inv2的输入端相连，反相器inv2的输出端与NMOS管M2的栅极相连，PMOS管M5的源极分别与PMOS管M6的源极、PMOS管M13的源极、PMOS管M9的源极、PMOS管M14的源极、PMOS管M11的源极以及高压域电源端VDDH相连，PMOS管M5的栅极分别与PMOS管M6的漏极、PMOS管M4的源极、PMOS管M14的漏极、NMOS管M8的漏极、PMOS管M11的栅极以及NMOS管M12的栅极相连，PMOS管M5的漏极分别与PMOS管M3的源极、PMOS管M6的栅极、PMOS管M13的漏极、PMOS管M9的栅极、NMOS管M10的栅极以及NMOS管M7的漏极相连，PMOS管M3的栅极分别与电阻R1的一端以及PMOS管M4的栅极相连，电阻R1的另一端分别与NMOS管M7的衬底、NMOS管M7的源极、NMOS管M7的栅极、NMOS管M10的源极、NMOS管M8的衬底、NMOS管M8的源极、NMOS管M8的栅极、NMOS管M12的源极以及高压域低电源端VSSH相连，PMOS管M3的漏极与NMOS管M1的漏极相连，NMOS管M1的源极分别与NMOS管M2的源极以及外部地线GND相连，PMOS管M4的漏极与NMOS管M2的漏极相连，PMOS管M9的漏极分别与NMOS管M10的漏极、反相器inv3的输入端以及与非门nand1的一输入端相连，PMOS管M11的漏极分别与NMOS管M12的漏极、反相器inv6的输入端以及与非门nand2的一输入端相连。3.根据权利要求1所述的一种用于电源管理芯片的快速电平位移电路，其特征在于，所述低延时通路检测电路(2)包括：反相器inv3、反相器inv4、反相器inv5、反相器inv6、反相器inv7、反相器inv8、与非门nand1、与非门nand2、与非门nand3以及与非门nand4，其中反相器inv3的输出端与反相器inv4的输入端相连，反相器inv4的输出端与反相器inv5的输入端相连，反相器inv5的输出端与与非门nand1的另一输入端相连，与非门nand1的输出端分别与PMOS管M14的栅极以及与非门nand3的一输入端相连，与非门nand3的另一输入端分别与与非门nand4的输出端以及电路的输出端OUT相连，与非门nand3的输出端与与非门nand4的一输入端相连，反相器inv6的输出端与反相器inv7的输入端相连，反相器inv7的输出端与反相器inv8的输入端相连，反相器inv8的输出端与与非门nand2的另一端相连，与非门nand2的输出端分别与PMOS管M13的栅极以及与非门nand4的另一输入端相连。4.根据权利要求2所述的一种用于电源管理芯片的快速电平位移电路，其特征在于，所述电平位移核心电路(1)中，反相器inv1与反相器inv2的工作电压为V
DD
且低于高压域低电源端VSSH电压V
SSH
及高压域电源端VDDH电压V
DDH
，其中V
DDH
‑
V
SSH
＝5V，NMOS管M1、NMOS管M2、PMOS管M3及PMOS管M4均为具有大尺寸的高压功率管且其漏源之间的最大耐压大于V
DDH
，电阻R1使PMOS管M5漏极即节点D电压V
D
或PMOS管M6漏极即节点E电压V
E
能快速的从V
DDH
降为V
SSH
；PMOS管M13和PMOS管M14为上拉MOS管，电压V
D
或电压V
E
能快速上升；栅极、源极和衬底短接的NMOS管M7和NMOS管M8实现的二极管使得电压V
D
和V
E
不低于V
SSH
‑
0.7，从而使得PMOS管M5
和PMOS管M6的源极与栅极之间的压差始终小于其击穿电压，PMOS管M9和PMOS管M11的源极与栅极之间的压差始终小于其击穿电压，确保电路器件可靠性；当电路输入端IN的输入信号从0变为V
DD
时，NMOS管M1的漏极即节点A电压V
A
升高，电压V
D
从V
SSH
变为V
DDH
，从而使得PMOS管M9的漏极即节点F电压V
F
从V
DDH
变为V
SSH
，同时NMOS管M2的漏极即节点B电压V
B
降到外部地线GND电位，大尺寸高压功率PMOS管M4的栅漏电容C
GD4
使得高压功率PMOS管M4的栅极即节点C电压V
C
降低，进而电压V
E
降低到约为V
SSH
，从而PMOS管M11的漏极即节点G电压V
G
从V
SSH
变为V
DDH
；同理，当电路输入端IN的输入信号从V
DD
变为0时，NMOS管M1管开启，NMOS管M2截止，电压V
F
从V
SSH
变为V
DDH
，电压V
G
从V...

【专利技术属性】
技术研发人员：周前能，操雷，李红娟，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：