半导体封装制造技术

一种半导体器件包括：衬底，包括上保护层和多个上接合焊盘；衬底上的半导体芯片；以及多个接合线，连接到半导体芯片和上接合焊盘。每一个上接合焊盘包括：第一导电图案；第二导电图案，覆盖第一导电图案的顶表面和侧壁，并且包括与第一导电图案的金属元素相同的金属元素；以及第二导电图案上的接合层。第一导电图案的顶表面处的宽度小于第一导电图案的底表面处的宽度。上保护层覆盖第二导电图案的侧壁。壁。壁。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月22日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0161354的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思涉及一种半导体封装，更具体地涉及一种包括接合焊盘的半导体封装。

技术介绍

[0004]提供半导体封装以实现有资格用于电子产品的集成电路芯片。可以通过将半导体芯片安装到封装衬底上，然后使用接合线或凸块将半导体芯片电连接到封装衬底来制造半导体封装。例如，印刷电路板(PCB)可以用作封装衬底。随着电子工业的发展，已经进行了各种研究以提高半导体封装的可靠性和耐用性。

技术实现思路

[0005]本专利技术构思的一些实施例提供了紧凑尺寸的半导体封装。
[0006]本专利技术构思的一些实施例提供了一种具有改进的电特性和增加的可靠性的半导体封装。
[0007]根据本专利技术构思的一些实施例，一种半导体封装可以包括：衬底，该衬底包括上保护层和多个上接合焊盘；衬底上的半导体芯片；以及多条接合线，连接到半导体芯片和上接合焊盘。每一个上接合焊盘可以包括：第一导电图案；第二导电图案，覆盖第一导电图案的顶表面和侧壁，并且包括与第一导电图案的金属元素相同的金属元素；以及第二导电图案上的接合层。第一导电图案的顶表面处的宽度可以小于第一导电图案的底表面处的宽度。上保护层可以覆盖第二导电图案的侧壁。
[0008]根据本专利技术构思的一些实施例，一种半导体封装可以包括：衬底，该衬底包括上保护层和上接合焊盘。上接合焊盘可以包括：第一导电图案；第一导电图案上的第二导电图案；以及第二导电图案上的接合层。第一导电图案的顶表面处的宽度可以小于第一导电图案的底表面处的宽度。第二导电图案可以覆盖第一导电图案的侧壁和顶表面。第二导电图案的顶表面处的宽度可以是第一导电图案的底表面处的宽度的约90％至约110％。上保护层可以覆盖第二导电图案的侧壁。
[0009]根据本专利技术构思的一些实施例，一种半导体封装可以包括：衬底，其中，该衬底包括：介电结构，包括堆叠的多个介电层；介电层之间的布线线路；下焊盘，设置在介电层的底表面上并电连接到布线线路；上接合焊盘，设置在介电层的顶表面上并电连接到布线线路；以及介电结构的顶表面上的上保护层；下焊盘的底表面上的焊球；衬底的顶表面上的半导体芯片；接合线，连接到半导体芯片和上接合焊盘；以及衬底上的模塑层，该模塑层覆盖半导体芯片和接合线。上接合焊盘可以包括：第一导电图案；第一导电图案的顶表面上的第二
导电图案，第二导电图案包括与第一导电图案的金属元素相同的第一金属元素；第二导电图案的顶表面上的中间层，中间层包括与第一金属元素不同的第二金属元素；以及中间层的顶表面上的接合层，接合层包括与第一金属元素不同且与第二金属元素不同的第三金属元素。第一导电图案的顶表面处的宽度可以小于第一导电图案的底表面处的宽度。上保护层可以覆盖第二导电图案的侧壁。
附图说明
[0010]图1是示出了根据一些实施例的半导体封装的平面图。
[0011]图2A图示了示出根据一些实施例的衬底的截面图。
[0012]图2B图示了示出图2A的部分III的放大图。
[0013]图2C图示了示出根据一些实施例的上接合焊盘的截面图。
[0014]图2D图示了示出根据一些实施例的上接合焊盘和上保护层的截面图。
[0015]图2E图示了示出根据一些实施例的上接合焊盘和上保护层的截面图。
[0016]图3A图示了示出沿图1的线I
‑
I
’
截取的截面图，该截面图示出了根据一些实施例的半导体封装。
[0017]图3B图示了示出沿图1的线II
‑
II
’
截取的截面图。
[0018]图4A至图4G图示了示出根据一些实施例的衬底制造方法的截面图。
具体实施方式
[0019]在本说明书中，相同的附图标记可以表示相同的组件。下面将描述根据本专利技术构思的实施例的衬底、包括该衬底的半导体封装、以及衬底制造方法。
[0020]图1图示了示出根据一些实施例的半导体封装的平面图。
[0021]参考图1，半导体封装10可以包括衬底100、半导体芯片200和接合线300。衬底100可以是印刷电路板(PCB)，但是本专利技术构思不限于此。当在平面图中观察时，衬底100可以具有中心区域和边缘区域。衬底100的边缘区域可以设置在衬底100的中心区域和衬底100的侧表面(例如，四个侧表面)之间。衬底100的边缘区域可以在半导体芯片200的侧表面与衬底100的相应的侧表面之间。衬底100可以包括上接合焊盘150和上保护层111。当在平面图中观察时，上接合焊盘150可以与衬底100的边缘区域重叠。上保护层111可以暴露上接合焊盘150的顶表面。上接合焊盘150可以沿第一方向D1对齐并且在第一方向D1上彼此间隔开。第一方向D1可以平行于上保护层111的顶表面。第二方向D2可以平行于上保护层111的顶表面并与第一方向D1基本上正交。第三方向D3可以基本上垂直于上保护层111的顶表面并基本上垂直于第一方向D1和第二方向D2。如本文所用的诸如“平行”、“垂直”、“相同”、“相等”、“平面”和“共面”之类的术语包含相同或接近相同，所述相同或接近相同包括例如由于制造工艺而可能发生的落入允许公差范围内的变化。除非上下文或其他陈述另有说明，否则本文可使用术语“基本上”来强调该含义。衬底100的顶表面可以包括上接合焊盘150的顶表面和上保护层111的顶表面。
[0022]半导体芯片200可以安装在衬底100的顶表面上。例如，当在平面图中观察时，半导体芯片200可以与衬底100的中心区域重叠。在一些实施例中，半导体芯片200可以是存储器芯片，例如DRAM、SRAM或NAND闪存。半导体芯片200可以包括芯片焊盘250。芯片焊盘250可以
设置在半导体芯片200的顶表面上。芯片焊盘250可以电连接到半导体芯片200的集成电路。短语“某个组件电连接到半导体芯片200”可以意味着“某个组件通过半导体芯片200的芯片焊盘250电连接到集成电路”。表述“两个组件彼此电连接”可以包括“两个组件通过彼此直接物理连接或经由其他组件彼此间接物理连接，来将电信号从一个组件传递到另一个组件”的含义。芯片焊盘250可以包括诸如金属的导电材料，或由诸如金属的导电材料形成。尽管仅示出了一个芯片200，但是在一些实施例中，芯片200可以是电连接到衬底100的芯片堆叠的一部分。
[0023]接合线300可以设置在半导体芯片200和衬底100上。接合线300可以电连接到芯片焊盘250和上接合焊盘150。半导体芯片200可以通过接合线300电连接到衬底100。接合线300可以包括金属，例如金(Au)。
[0024]下面将详细描述衬底。
[0025]图2A图示了沿图1的线I
‑
I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：衬底，包括上保护层和多个上接合焊盘；所述衬底上的半导体芯片；以及多个接合线，连接到所述半导体芯片和所述上接合焊盘，其中，每一个所述上接合焊盘包括：第一导电图案；第二导电图案，覆盖所述第一导电图案的顶表面和侧壁，并且包括与所述第一导电图案的金属元素相同的金属元素；以及所述第二导电图案上的接合层，其中，所述第一导电图案的顶表面处的宽度小于所述第一导电图案的底表面处的宽度，并且其中，所述上保护层覆盖所述第二导电图案的侧壁。2.根据权利要求1所述的半导体封装，其中，所述第二导电图案的顶表面处的宽度为所述第一导电图案的底表面处的宽度的90％至110％。3.根据权利要求1所述的半导体封装，其中，每一个所述上接合焊盘还包括所述第二导电图案与所述接合层之间的中间层，其中，所述中间层包括与所述第二导电图案的金属不同且与所述接合层的金属不同的金属。4.根据权利要求3所述的半导体封装，其中，所述接合层覆盖所述中间层的顶表面和侧壁。5.根据权利要求1所述的半导体封装，其中，所述接合层的宽度等于或大于所述第二导电图案的顶表面处的宽度。6.根据权利要求5所述的半导体封装，其中，所述上接合焊盘的间距在40μm至60μm的范围内，并且所述接合层的宽度在20μm至33μm的范围内。7.根据权利要求1所述的半导体封装，其中，所述接合层延伸到所述上保护层的顶表面上。8.根据权利要求1所述的半导体封装，其中，所述第二导电图案的晶粒尺寸与所述第一导电图案的晶粒尺寸不同。9.根据权利要求1所述的半导体封装，其中，所述接合层包括与所述第一导电图案的金属不同且与所述第二导电图案的金属不同的金属。10.根据权利要求1所述的半导体封装，其中，每一个所述上接合焊盘还包括所述第二导电图案与所述接合层之间的中间层，所述第一导电图案和所述第二导电图案包括铜，所述中间层包括镍，所述接合层包括金，并且所述上保护层包括阻焊材料。11.根据权利要求1所述的半导体封装，其中，所述第一导电图案和所述第二导电图案形成在所述上保护层中的开口中。
12.一种半导体封装，包括：衬底，所述衬底包括上保护层和上接合焊盘，其中，所述上接合焊盘包括：第一导电图案；所述第一导电图案上的第二导电图案，以及所述第二导电图案上的接合层，其中，所述第一导电图案的顶表面处的宽度小于所述第一导电图案的底表面处的宽度，其中，所述第二导电图案覆盖所述第一导电图案的侧壁和顶表面，其中，所述第二导电图案的顶表面处的宽度为所述第一导电图案的底表面处的宽度的90％至110％，并且其中，所述上保护层覆盖所述...

【专利技术属性】
技术研发人员：高多爱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：