半导体器件制造技术

本公开涉及一种半导体器件。该半导体器件包括布线基板，布线基板具有：具有焊盘的第一布线层；以及具有布线和过孔焊台的第二布线层。过孔焊台包括：第一行过孔焊台，分别连接到焊盘中的第一行焊盘；以及第二行过孔焊台，分别连接到焊盘中的第二行焊盘。在透视平面图中，第一行过孔焊台具有第一过孔焊台和第二过孔焊台，第一过孔焊台被布置为使得第一过孔焊台中的每个的中心在远离半导体芯片的第一侧的方向上从与对应第一行焊盘的中心重叠的位置偏移，第二过孔焊台被布置为使得第二过孔焊台中的每个的中心布置在与第一过孔焊台相比更靠近第一侧的位置处。在透视平面图中，第一过孔焊台和第二过孔焊台沿着第一侧在第一方向上交替布置。向上交替布置。向上交替布置。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术涉及一种半导体器件，例如，一种适用于包括布线基板的半导体器件的技术，在布线基板上，多个端子布置在半导体芯片的安装表面侧。

技术介绍

[0002]日本专利申请特开号2018
‑
093107公开了一种在多个布线层上布置(多个)引出布线的技术。日本专利申请特开号2019
‑
186479公开了一种半导体器件，其中多个布线布置在与连接半导体芯片的电极的焊台重叠的位置处。

技术实现思路

[0003]本申请的(多个)专利技术人正在开发一种用于提高半导体器件的性能的技术。作为技术开发的一部分，专利技术人推进技术开发，以制造以下各项的更高密度的传输路径：安装在布线基板上的半导体芯片中输入的信号；或从半导体芯片输出的信号。例如，在其中半导体芯片通过触发器芯片安装在布线基板上的类型的半导体器件中，促进了半导体芯片中的电极端子数目的增加和布置密度的增加。为了满足其要求，布线基板需要一种技术来以高密度布置大量引出布线。仅通过改进(多个)布线来进行处理可能会限制符合上述要求的合规性。因此，需要一种用于通过布线布局的设计来实现高密度布线的技术开发。
[0004]其他问题和新特征根据本说明书的描述和附图中可以看出。
[0005]根据一个实施例的一种半导体器件具有：包括第一表面和布置在第一表面上的多个电极端子的半导体芯片；以及其上安装有半导体芯片的布线基板。布线基板具有：分别具有多个焊盘的第一布线层；具有分别电连接到多个焊盘的多个布线和分别连接到多个布线的多个过孔焊台的第二布线层；以及分别将第一布线层上的多个焊盘与第二布线层上的多个过孔焊台电连接的多个过孔布线。在从半导体芯片查看布线基板的透视平面图中，布线基板上的第一布线层和第二布线层中的每个包括与半导体芯片重叠的区域和与半导体芯片不重叠的第二区域。多个焊盘中的每个焊盘布置在第一布线层的第一区域中。多个布线中的每个布线布置在第二布线层上的第一区域和第二线层上的第二区域中的每个中，使得多个布线中的每个布线在透视平面图中跨越半导体芯片的第一侧。多个焊盘包括：在透视平面图中沿着半导体芯片的第一侧布置并且布置在最靠近第一侧的位置处的多个第一行焊盘；以及在透视平面图中沿着半导体芯片的第一侧布置并且布置在第二靠近第一侧的位置处并且紧邻多个第一行焊盘的多个第二行焊盘。多个第一过孔焊台包括分别连接到多个第一行焊盘的多个第一行过孔焊台；以及分别连接到多个第二行焊盘的多个第二行过孔焊台。多个第一行过孔焊台具有多个第一过孔焊台和多个第二过孔焊台，多个第一过孔焊台被布置为使得多个第一过孔焊台中的每个第一过孔焊台的中心在透视平面图中在远离半导体芯片的第一侧的方向上从与对应第一行焊盘的中心重叠的位置偏移，多个第二过孔焊台被布置为使得在透视平面图中，与第一过孔焊台相比，多个第二过孔焊台中的每个第二过孔焊台的中心布置在更靠近半导体芯片的第一侧的位置处。在透视平面图中，多个第一
过孔焊台和多个第二过孔焊台沿着半导体芯片的第一侧在第一方向上交替布置。
附图说明
[0006]图1是示出根据实施例的电子设备的配置示例的说明图；
[0007]图2是示出图1所示的电子设备具有的电路的配置示例的说明图；
[0008]图3是图1所示的两个半导体器件中的一个的俯视图；
[0009]图4是图3所示的半导体器件的底视图；
[0010]图5是沿着图3的A
‑
A线获取的截面图；
[0011]图6是图5所示的半导体芯片的电极布置面的平面图；
[0012]图7是放大的平面图，其通过放大示出了图5所示的布线基板的顶面中与布置在图6所示的A部分中的多个电极相对的端子(焊盘)周围的外围；
[0013]图8是放大的平面图，其示出了图7所示的平面图中覆盖布线层的绝缘膜被移除的状态；
[0014]图9是沿着图7的B
‑
B线获取的放大的截面图；
[0015]图10是放大的平面图，其示出了图5所示的第二布线层，并且示出了与图7所示的部分重叠的部分；
[0016]图11是作为与图7所示的布线基板相关的修改示例的布线基板的放大的平面图；
[0017]图12是放大的平面图，其示出了图11所示的平面图中覆盖布线层的绝缘膜被移除的状态；
[0018]图13是沿着图11的C
‑
C线获取的放大的平面图；以及
[0019]图14是放大的平面图，其示出了作为图10的修改示例的布线基板的第二布线层，并且示出了与图11所示的部分重叠的部分。
具体实施方式
[0020]<本申请的描述性形式、基本用语、法律解释>
[0021]在本申请中，为了方便起见，通过将实施例划分为多个部分等来描述实施例，但这些部分并不相互独立，除非另有特别规定，并且这些部分是单个示例的相应部分，或者这些部分中的一个部分是对另一部分的部分详细描述，或者是修改示例等的一部分或全部，而不考虑在前描述或在后描述。此外，原则上将省略对相同的一个或多个部分的重复描述。此外，实施例中的每个组件都不是必需的，除非另有特别规定，或者数目在理论上是有限的，并且上下文另有明确规定。
[0022]类似地，在对实施例等的描述中，关于材料和组成等，即使在下面的实施例中提到组成元素等是“由A构成”或“由A组成”，当然也不排除A以外的其他元素，除非特别规定A是其唯一元素。例如，“硅构件”等并不限于纯硅，显而易见，硅构件包括由硅锗(SiGe)合金制成的构件、由含有硅作为主要成分的多元合金制成的构件、以及含有其他添加剂等的构件。此外，镀金、铜层、镀镍等包括含有金、铜、镍等作为主要成分的构件、以及纯构件，除非另有明确说明。
[0023]此外，当提及特定值或量时，大于或小于特定值或量的值或量也适用，除非另有说明，或除非该值或量在逻辑上仅限于特定值或量，并且该值或量根据上下文显然仅限于特
定值或量。此外，在下面提到的描述中，一个值和另一值可以是“相同”或被描述为“一致”，但“相同”和“一致”这两个词的相应含义不仅包含绝对相同的情况，还包含在被视为基本相等的范围内有(多个)误差的情况。
[0024]此外，在实施例的每个附图中，相同或相似的部分用相同或相似符号或附图标记表示，其解释原则上不再重复。
[0025]此外，在附图中，如果附图因说明阴影而变得复杂，或者无法明确区分阴影与间隙或间距，则即使附图是截面图，也可以省略阴影等。就这一点而言，即使孔是平面闭合的，在附图中也可以省略背景轮廓，例如，在从解释中可以清楚地理解孔等的情况下。此外，为了明确指出它们不是间隙或间距，或者为了明确指出区域之间的边界，即使附图不是截面图，阴影和虚线图案也被添加到附图中。
[0026]<电子设备>
[0027]首先，下面将参考图1和图2描述根据本实施例的半导体器件的使用示例。图1是示出根据本实施例的包括半导体器件的电子设备的配本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体芯片，具有第一表面以及布置在所述第一表面上的多个电极端子；以及布线基板，所述半导体芯片安装在所述布线基板上，其中所述半导体基板包括：第一布线层，具有分别连接到所述多个电极端子的多个焊盘；第二布线层，具有分别电连接到所述多个焊盘的多个布线，以及分别连接到所述多个布线的多个过孔焊台；以及多个过孔布线，分别将所述第一布线层上的所述多个焊盘与所述第二布线层上的所述多个过孔焊台电连接，其中在从所述半导体芯片查看所述布线基板的透视平面图中，所述第一布线层和所述第二布线层中的每一者包括：第一区域，与所述半导体芯片重叠；以及第二区域，与所述半导体芯片不重叠，其中所述多个焊盘中的每个焊盘被布置在所述第一布线层的所述第一区域中，其中所述多个布线中的每个被布线布置在所述第二布线层上的所述第一区域和所述第二线层上的所述第二区域中的每一者中，使得所述多个布线中的每个布线在所述透视平面图中跨越所述半导体芯片的第一侧，其中所述多个焊盘包括：多个第一行焊盘，在所述透视平面图中沿着所述半导体芯片的所述第一侧布置，并且布置在最靠近所述第一侧的位置处；以及多个第二行焊盘，在所述透视平面图中沿着所述半导体芯片的所述第一侧布置，并且布置在第二靠近所述第一侧的位置处，其中所述多个过孔焊台包括：多个第一行过孔焊台，分别连接到所述多个第一行焊盘；以及多个第二行过孔焊台，分别连接到所述多个第二行焊盘，其中所述多个第一行过孔焊台具有：多个第一过孔焊台，被布置为使得在所述透视平面图中所述多个第一过孔焊台中的每个第一过孔焊台的中心在远离所述半导体芯片的所述第一侧的方向上、相比于与对应第一行焊盘的中心重叠的位置偏移，以及多个第二过孔焊台，被布置为使得在所述透视平面图中，所述多个第二过孔焊台中的每个第二过孔焊台的中心布置在与所述第一过孔焊台相比更靠近所述半导体芯片的所述第一侧的位置处，以及其中在所述透视平面图中，所述多个第一过孔焊台和所述多个第二过孔焊台沿着所述半导体芯片的所述第一侧在第一方向上交替布置。2.根据权利要求1所述的半导体器件，其中所述多个第二行过孔焊台的每个中心被布置为使得在所述透视平面图中，所述多个第二行过孔焊台的每个中心在远离所述半导体芯片的所述第一侧的方向上从与所述多个第二行焊盘的每个中心重叠的位置偏移。3.根据权利要求1所述的半导体器件，其中所述多个焊盘的每个外围部分覆盖有第一绝缘膜，并且所述多个焊盘的每个中央
部分在形成在所述第一绝缘膜中的开口中从所述第一绝缘膜暴露，并且其中所述多个第一过孔焊台的每个中心布置在与所述第一绝缘膜中的所述开口的轮廓不重叠的位置处。4.根据权利要求3所述的半导体器件，其中所述多个第一过孔焊台的每个中心布置在所述第一绝缘膜中的所述开口的轮廓之外，并且其中所述多个第二行过孔焊台中的每个第二行过孔焊台被布置为使得在所述透视平面图中，所述多个第二行过孔焊台中的每个第二过孔焊台在远离所述半导体芯片的所述第一侧的方向上从与所述多个第二行焊盘的每个中心重叠的位置偏移。5.根据权利要求1所述的半导体器件，其中所述多个焊盘的每个外围部分覆盖有第一绝缘膜，并且所述多个焊盘的每个中央部分在形成在所述第一绝缘膜中的开口中从所述第一绝缘膜暴露，并且其中连接到所述多个第一过孔焊台中的每个第一过孔焊台的过孔布线的中心被布置在与所述第一绝缘膜中的所述开口的轮廓不重叠的位置中。6.根据权利要求5所述的半导体器件，其中连接到所述多个第一过孔焊台中的每...

【专利技术属性】
技术研发人员：土屋惠太，仮屋崎修一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：