直接存储器访问系统及方法技术方案

本发明专利技术提供一种直接存储器访问系统及方法，该系统包含至少一读取总线、至少一写入总线、至少一存储器总线以及一直接存储器访问控制器。读取总线用以读取一第一外围装置中的数据。写入总线用以写入数据至一第二外围装置，且存储器总线用以存取一存储器。直接存储器访问控制器包含多个信道以及一总线仲裁器，多个信道电性连接于前述总线，并以一控制表定义每一该信道的一数据源位置以及一数据目的位置，总线仲裁器则用以控制前述总线的存取权。

【技术实现步骤摘要】

本专利技术是关于一种直接存储器访问(Direct Memory Access; DMA)系统及 方法，尤其关于一种可改善传输效率且易于扩充的直接存储器访问系统及方 法。
技术介绍
直接存储器访问(DMA)允许外围装置与存储器之间直接转移资料，而不 需经由处理器(例如CPU)的參与。在外围装置与存储器之间需要大量资料转移 时，此种方式可說是一种不需要中断服务程序的中断服务，直接由硬件完成 转移资料的工作，节省了许多处理器执行程序的时间。请参照图1， DMA控制器11可视为一种能通过一组专用总线(Bus)12， 将内部和外部存储器与具有DMA能力的外围装置21、 22、 23、 24相连的控 制器。于初始化数据传输时，装置的驱动程序设定DMA信道的地址和计数缓 存器、及数据传输方向后指示DMA硬件开始这个传输动作。当传输结束的时 候，装置就会以中断的方式通知CPU。换言之，现有技术完成一次DMA动 作包含了读取及写入的动作。由于总线12在同一时间周期内，仅允许外围装 置21、 22、 23、 24其中之一进行存取，因此，若数据准备不及或外围装置忙 碌时，将降低整体DMA系统的传输效率。请参照图2，另一种DMA架构的外围装置21、 22、 23、 24通过专属的 总线12与DMA控制器11'连接，藉以提升整体DMA系统的传输效率。然而， 依据图2所示的DMA架构，外围装置21、 22、 23、 24传输数据时用以暂存 的存储器不易共享，因此，硬件设计时需为外围装置21、 22、 23、 24配置对应的存储器空间，占据较多的芯片面积。且由于电路的再利用率低，若欲扩充外围装置时，.不仅需增加DMA及总线数量，也需增加对应的存储器空间， 因此增加了变更硬件设计的困难度。综上所述，如何改善直接存储器访问系统的传输效率，且易于扩充直接 存储器访问系统便是目前亟需努力的目标。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种， 其可改善直接存储器访问系统的传输效率，且易于扩充直接存储器访问系统 的总线数量以及传输信道。依本专利技术的一实施样态， 一种直接存储器访问系统包含至少一读取总线、 至少一写入总线、至少一存储器总线以及一直接存储器访问控制器。读取总 线具有至少一第一读取端口，用以读取一第一外围装置中的数据。写入总线 具有至少一第一写入端口，用以写入数据至一第二外围装置。存储器总线具 有至少一第二读取端口以及一第二写入端口，用以存取一存储器，直接存储 器访问控制器则包含多个信道以及'一总线仲裁器。多个信道电性连接该读取 总线、该写入总线以及该存储器总线，并以一控制表定义每一信道的一数据 源位置以及一数据目的位置。总线仲裁器则用以控制该读取总线、该写入总 线以及该存储器总线的存取权。依本专利技术的另一实施样态， 一种直接存储器访问方法应用于包含至少一 读取总线、至少一写入总线以及至少一存储器总线的一直接存储器访问系统， 该方法的步骤包含以一控制表定义多个信道的一数据源位置以及一数据目的 位置，该多个信道电性连接该读取总线、该写入总线以及该缓冲器总线；以 及该直接存储器访问系统依据每一该信道的来源位置及目的位置来搬移数 据，其中，该读取总线、该写入总线以及该存储器总线可在同一时间周期内 被存取。6依据本专利技术的，其读取总线、写入总线、存 储器总线以及电性连接于存储器总线的存储器可被多个外围装置共享，因此 能够以较少的总线数量提供较佳的传输效率，且可集中管理存储器的配置。又，在本专利技术的DMA架构下，可较为容易地扩充总线的数量以增加带宽，且 较容易将外围装置连接至总线并支持DMA传输，且传输信道的设计较有弹性 且易于扩充。附图说明图1为一现有技术的直接存储器访问系统的方块图。 图2为另一现有技术的直接存储器访问系统的方块图。 图3为本专利技术较佳实施例的直接存储器访问系统的方块图。 图4为本专利技术较佳实施例的控制表的示意图。图5为本专利技术较佳实施例的直接存储器访问系统搬移数据的时序示意图。 附图标号11、 11'直接存储器访问控制器21、 22、 23、 24外围装置311总线仲裁器33 写入总线341存储器读取总线411、 421、 431、 441 第一外围装置412、 422、 432、 442 第二外围装置 45存储器Tl-T6时间周期具体实施例方式12总线31直接存储器访问控制器 32读取总线 34存储器总线 342存储器写入总线Al-C3信道以下将参照相关图式，说明依本专利技术较佳实施例的，其中相同的组件将以相同的参照符号加以说明。请参照图3，本专利技术较佳实施例的直接存储器访问系统包含至少一读取总线32、至少一写入总线33、至少一存储器总线34以及一直接存储器访问 (DMA)控制器31。读取总线32具有至少一第一读取端口，较佳者，其具有多 个第一读取端口。如图3所示，读取总线32与第一外围装置411、 421、 431、 441电性连接，用以读取第一外围装置411、 421、 431、 441中的数据。写入 总线33具有至少一第一写入端口，较佳者，其具有多个第一写入端口。写入 总线33与第二外围装置412、 422、 432、 442电性连接，用以写入数据至第 二外围装置412、 422、 432、 442。需注意者，第一外围装置以及第二外围装置可为同一外围装置。举例而 言，第一外围装置411以及第二外围装置412为同一外围装置，当想要读取 此外围装置中的数据时，则使用读取总线32读取数据，而若欲写入数据到此 外围装置时，则使用写入总线33来写入数据。存储器总线34为一双向传输的总线，也即其具有至少一第二读取端口以 及一第二写入端口，较佳者，存储器总线34具有多个第二读取端口以及多个 第二写入端口。利用存储器总线34即可存取连接其上的存储器45，例如其为 一静态随机存取存储器(Static Random Access Memory; SRAM)。如图3所示， 双向传输的存储器总线34可由一存储器读取总线341以及一存储器写入总线 342加以实现。也即，存储器读取总线341具有第二读取端口，用以读取存储 器45的数据；存储器写入总线342具有第二写入端口，用以写入数据至存储 器45。DMA控制器31包含多个信道以及一总线仲裁器(Bus Arbiter)311。总线 仲裁器311用以控制读取总线32、写入总线33以及存储器总线34的存取权。 总线仲裁器311授权存取总线的控制方式可由现有技术加以实现。举例而言， 总线仲裁器311可为一菊链式(daisy-chain)仲裁器或一平行式(parallel)仲裁。 再者，控制总线数据存取的状态机(state machine)设计能够以循环排程(roimdrobin)的方式加以实现，当有数据准备不及或是外围装置忙碌时，即可切换到 下一个数据传输编程来存取总线，提升总线的使用率。于图3所示的实施例中，DMA控制器31具有六个信道Al、 A2、 Bl、 B2、 Cl、 C2，并分别电性连接读取总线32、写入总线33以及存储器总线34。 DMA控制器31可利用一控制表定义信道A1 C2的数据源位置(source)以及数 据目的位置(destination)。如图3所示，信道A1、 A2电性连本文档来自技高网...

【技术保护点】
一种直接存储器访问系统，其特征在于，该系统包含：　至少一读取总线，其具有至少一第一读取端口，用以读取一第一外围装置中的数据；　至少一写入总线，其具有至少一第一写入端口，用以写入数据至一第二外围装置；　至少一存储器总线，其具有至少一第二读取端口以及一第二写入端口，用以存取一存储器；以及　一直接存储器访问控制器，其包含：　多个信道，其电性连接所述的读取总线、所述的写入总线以及所述的存储器总线，并以一控制表定义每一所述的信道的一数据源位置以及一数据目的位置；及　一总线仲裁器，其控制所述的读取总线、所述的写入总线以及所述的存储器总线的存取权。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄印玺，黄俊杰，
申请(专利权)人：松翰科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]