本发明专利技术实施例提供了一种采样电路、采样电路的使用方法、存储介质、电子装置，上述电路包括：发生器，用于生成第一环回脉冲信号；环回选择模块，用于根据预先配置的连接组合建立起多个环回链路；链路环回脉冲信号传输模块，用于接收发生器发送的第一环回脉冲信号,将第一环回脉冲信号在多个环回链路中进行传输，其中，第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，用于从建立起的多个环回链路中确定待执行采样的目标环回链路，并对目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；采样存储模块，用于将采样数据存储在随机存取存储器中，所述采样数据包括：第二链路数据、第一环回脉冲信号。回脉冲信号。回脉冲信号。
【技术实现步骤摘要】
采样电路、采样电路的使用方法、存储介质、电子装置
[0001]本专利技术实施例涉及通信领域，具体而言，涉及一种采样电路、采样电路的使用方法、存储介质、电子装置。
技术介绍
[0002]随着5G通信技术的发展和集成电路工艺的进步，射频收发系统的容量和性能都有了较大的提升，与之相对应，系统的设计难度和稳定性的要求也越来越高，因此作为芯片设计的主要保障手段，维测电路凭借其低设计成本、面积和功耗，可满足系统各部分的功能调试和性能验证需求，便于芯片实际应用中的故障跟踪定位，支持用户快速应用和验证的特点，在设计中占据着越来越重要的地位。数据采样作为主要的维测手段之一，被广泛地应用于维测电路中，而双点同步采样又是数据采样中的一种重要方式，对于进行算法校准跟踪、链路数据及时延分析等具有重要的意义。传统的双点同步采样是在两采样点的时钟域下，分别对软件采样使能信号进行同步后，生成两个采样控制信号进行采样，这种采样结构较为简单，但存在着以下问题：
[0003]1、数字后端时钟同步约束复杂。如果两采样点所在的时钟域是同步时钟域，那就需要后端设计时将同步时钟域的时钟做同步处理，进行STA(static Timing Analysis，静态时序分析，简称STA)分析来保证时序，这样采样时钟对同一软件采样使能信号的同步状态是一样的，可以保证完全同步采样。目前随着射频收发系统集成度的提高，对于多链路来说，时钟同步处理的后端设计复杂度越来越高，由此带来的面积和功耗的增长代价也越来越大；
[0004]2、采样数据分析过程复杂。如果两采样点处于异步时钟域，那么双点采样就不能做到完全同步，只能保证双点采样数据起始同步关系确定。对于同一软件采样使能信号在异步时钟域下的同步状态就可能存在着1个时钟周期的差异性，这样在每次采样后，都要通过大量复杂的数据相关性算法确定采样数据的匹配关系，才能进行采样数据对比分析，整个过程十分耗时且繁琐，这使得其作为维测手段在解决问题时具有较大的滞后性和限制性。
[0005]针对相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题，尚未提出有效的解决方案。
技术实现思路
[0006]本专利技术实施例提供了一种采样电路、采样电路的使用方法、存储介质、电子装置，以至少解决相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题的技术方案。
[0007]根据本专利技术的一个实施例，提供了一种采样电路，包括：发生器，与链路环回脉冲信号传输模块连接，用于生成第一环回脉冲信号；环回选择模块，与所述链路环回脉冲信号传输模块连接，用于根据预先配置的连接组合建立起多个环回链路，所述链路环回脉冲信
号传输模块，用于接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，与所述链路环回脉冲信号传输模块连接，用于所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据，采样存储模块，与所述环回采样模块连接，用于将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号。
[0008]在一个示例性实施例中，上述发生器还包括：第一寄存器，所述第一寄存器用于配置所述第一环回脉冲信号的脉冲间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。
[0009]在一个示例性实施例中，上述发生器还包括：滤波器，用于根据所述滤波器输入输出数据的采样倍数关系，对所述环回脉冲信号进行可配倍数扩展处理，其中，所述采样倍数关系用于指示所述第一环回脉冲信号与第一链路数据在所述环回链路中同步传输时所述第一链路数据通过滤波器处理后的数据变化倍数。
[0010]在一个示例性实施例中，上述链路环回脉冲信号传输模块还包括多个时钟域，所述多个时钟域至少包括以下之一：链路数据传输经过的时钟域、链路数据通过高速数/模转换器对应的时钟域、链路数据通过高速模/数转换器对应的时钟域。
[0011]在一个示例性实施例中，上述链路环回脉冲信号传输模块包括以下至少之一：发送链路环回脉冲信号传输模块、接收链路环回脉冲信号传输模块、反馈链路环回脉冲信号传输模块；其中，所述发送链路环回脉冲信号传输模块，用于确定所述发生器生成的所述第一环回脉冲信号；所述接收链路环回脉冲信号传输模块以及所述反馈链路环回脉冲信号传输模块，用于获取所述第一环回脉冲信号经过传输后的第二环回脉冲信号,并确定所述第一环回脉冲信号与所述第二环回脉冲信号的脉冲信号差异，其中，所述第二环回脉冲信号为所述第一环回脉冲信号在经过与所述第一链路数据同步传输后的脉冲信号。
[0012]在一个示例性实施例中，上述环回选择模块包括：数据选择器、FIFO存储器，其中，所述数据选择器，用于选择通过预先配置的连接组合建立起的多个环回链路对应的高速数/模转换器和高速模/数转换器的时钟以及确定所述环回链路中待传输的第一环回脉冲信号，将所述时钟以及所述第一环回脉冲信号作为所述FIFO存储器的读写时钟和数据；所述FIFO存储器，用于控制所述第一环回脉冲信号的传输方向，并存储所述时钟以及所述第一环回脉冲信号。
[0013]在一个示例性实施例中，上述环回采样模块还包括：采样选择单元，用于对多个第一采样点进行三级选择得到目标采样点，其中，所述三级选择包括：确定目标环回链路包含的多个链路类型；从所述多个第一采样点中确定出所述多个链路类型中每一个链路类型对应的一个采样点；在所述链路类型下同时存在多条链路情况下，从所述多条链路中选择采样链路；根据预设选择规则对所述多个链路类型进行选择，确定出执行采样的目标链路类型，并确定所述目标链路类型对应的目标环回链路以及确定目标采样点；同步控制单元，用于获取所述数据选择单元确定的目标采样点，并将所述目标采样点对应的使能信号与所述第一环回脉冲信号进行比较确定。
[0014]根据本专利技术的一个实施例，还提供了一种采样电路的使用方法，包括：获取发生器生成第一环回脉冲信号，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中。
[0015]在一个示例性实施例中，获取发生器生成第一环回脉冲信号之前，上述方法还包括：在第一寄存器上配置所述第一环回脉冲信号的脉冲间隔；根据所述脉冲间隔调整所述第一环回脉冲信号对应的任意两个脉冲之间的时间间隔，其中，所述脉冲间隔用于指本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种采样电路，其特征在于，包括：发生器，与链路环回脉冲信号传输模块连接，用于生成第一环回脉冲信号；环回选择模块，与所述链路环回脉冲信号传输模块连接，用于根据预先配置的连接组合建立起多个环回链路；所述链路环回脉冲信号传输模块，用于接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，与所述链路环回脉冲信号传输模块连接，用于所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；采样存储模块，与所述环回采样模块连接，用于将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号。2.根据权利要求1所述的采样电路，其特征在于，所述发生器还包括：第一寄存器，所述第一寄存器用于配置所述第一环回脉冲信号的脉冲间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。3.根据权利要求1所述的采样电路，其特征在于，所述发生器还包括：滤波器，用于根据所述滤波器输入输出数据的采样倍数关系，对所述环回脉冲信号进行可配倍数扩展处理，其中，所述采样倍数关系用于指示所述第一环回脉冲信号与第一链路数据在所述环回链路中同步传输时所述第一链路数据通过滤波器处理后的数据变化倍数。4.根据权利要求1所述的采样电路，其特征在于，所述链路环回脉冲信号传输模块还包括多个时钟域，所述多个时钟域至少包括以下之一：链路数据传输经过的时钟域、链路数据通过高速数/模转换器对应的时钟域、链路数据通过高速模/数转换器对应的时钟域。5.根据权利要求1所述的采样电路，其特征在于，所述链路环回脉冲信号传输模块包括以下至少之一：发送链路环回脉冲信号传输模块、接收链路环回脉冲信号传输模块、反馈链路环回脉冲信号传输模块；其中，所述发送链路环回脉冲信号传输模块，用于确定所述发生器生成的所述第一环回脉冲信号；所述接收链路环回脉冲信号传输模块以及所述反馈链路环回脉冲信号传输模块，用于获取所述第一环回脉冲信号经过传输后的第二环回脉冲信号,并确定所述第一环回脉冲信号与所述第二环回脉冲信号的脉冲信号差异，其中，所述第二环回脉冲信号为所述第一环回脉冲信号在经过与所述第一链路数据同步传输后的脉冲信号。6.根据权利要求1所述的采样电路，其特征在于，所述环回选择模块包括：数据选择器、FIFO存储器，其中，所述数据选择器，用于选择通过预先配置的连接组合建立起的多个环回链路对应的高速数/模转换器和高速模/数转换器的时钟以及确定所述环回链路中待传输的第一环回脉冲信号，将所述时钟以及所述第一环回脉冲信号作为所述FIFO存...
【专利技术属性】
技术研发人员：于鹤杰，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。