采用非对称宽度读取字线和写入字线的静态随机存取存储器(SRAM)位单元及相关方法技术

公开了采用非对称宽度读取字线和写入字线(WWL)以减少存储器写入延时和改进存储器写入访问性能的静态随机存取存储器(SRAM)位单元，以及相关的制造方法。在示例性方面，SRAM位单元基于通过采用减少宽度的读取字线实现的电路单元布局面积节省，而采用增加宽度的写入字线。增加写入字线的宽度可以减少写入字线的电阻，并且从而减小针对SRAM位单元的存储器写入延时。在某些示例性方面，SRAM位单元的金属线节距和金属线之间的最小距离可以被维持，以在减小SRAM位单元的写入字线的电阻的情况下，维持与现有制造过程的制造兼容性。维持与现有制造过程的制造兼容性。维持与现有制造过程的制造兼容性。

【技术实现步骤摘要】
【国外来华专利技术】采用非对称宽度读取字线和写入字线的静态随机存取存储器(SRAM)位单元及相关方法
[0001]优先权要求
[0002]本申请要求于2020年08月25日提交的、题目为“STATIC RANDOM ACCESS MEMORY(SRAM)BIT CELLS EMPLOYING ASYMMETRIC WIDTH READ AND WRITE WORD LINES,AND RELATED METHODS”的美国专利申请序列号17/002486的优先权，通过引用以其整体并入本文。


[0003]本公开的技术总体涉及用于读取和写入数据的计算机系统的存储器，并且具体地涉及采用静态随机存取存储器(SRAM)位单元的存储器。

技术介绍

[0004]基于处理器的计算机系统包括用于数据存储的存储器。存在不同类型的存储器，每种存储器具有某些唯一的特征。例如，静态随机存取存储器(SRAM)是可以在基于处理器的计算机系统中采用的类型的存储器。与例如动态随机存取存储器(DRAM)不同，SRAM无需定期刷新存储器就可以存储数据。SRAM包含以SRAM阵列中的存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)，包括：半导体层，包括：静态随机存取存储器(SRAM)位单元电路，包括：存储节点；写入访问电路，被耦合到所述存储节点；以及第一读取访问电路，被耦合到所述存储节点；第一金属层，被布置在所述半导体层上方，所述第一金属层包括：写入字线(WWL)，被耦合到所述写入访问电路，所述WWL具有在第一方向上延伸的纵向轴线，并且具有在与所述第一方向正交的第二方向上的宽度；以及第一读取字线(RWL)的第一RWL互连，被耦合到所述第一读取访问电路，所述第一RWL互连具有在所述第一方向上延伸的纵向轴线，并且具有在所述第二方向上的宽度；所述WWL的所述宽度大于所述第一RWL互连的所述宽度第二金属层，被布置在所述第一金属层上方，所述第二金属层包括所述第一RWL的第二RWL互连，所述第二RWL互连具有在所述第二方向上延伸的纵向轴线；以及第一RWL互连过孔，被耦合到所述第一RWL互连和所述第二RWL互连，所述第一RWL互连过孔具有在所述第一方向上的长度；所述第一RWL互连过孔的所述长度大于所述第一RWL互连的所述宽度。2.根据权利要求1所述的IC，其中所述WWL的所述宽度与所述第一RWL互连的所述宽度的比率在1.1至2.2之间。3.根据权利要求1所述的IC，还包括：WWL过孔，被耦合到所述WWL，所述WWL过孔具有在所述第二方向上的宽度；所述第一RWL互连过孔的所述长度大于所述WWL过孔的所述宽度。4.根据权利要求3所述的IC，其中所述第一RWL互连过孔的所述长度比所述WWL过孔的所述宽度大至少百分之五十(50％)。5.根据权利要求1所述的IC，其中：所述SRAM位单元电路还包括被耦合到所述存储节点的第二读取访问电路；并且所述第一金属层还包括：第二RWL的第一RWL互连，被耦合到所述第二读取访问电路，所述第二RWL的所述第一RWL互连具有在所述第一方向上延伸的纵向轴线，并且具有在所述第二方向上的宽度；其中：所述第二RWL的所述第一RWL互连与所述第一RWL的所述第一RWL互连断开连接；并且所述WWL的所述宽度大于所述第二RWL的所述第一RWL互连的所述宽度。6.根据权利要求1所述的IC，其中所述第二RWL互连在所述第一方向上的长度大于所述第一RWL互连过孔的所述长度。7.根据权利要求1所述的IC，其中：所述半导体层还包括：第二SRAM位单元电路，包括：第二存储节点；第二写入访问电路，被耦合到所述第二存储节点；以及
第二读取访问电路，被耦合到所述第二存储节点；所述第一金属层还包括：第二WWL，被耦合到所述第二写入访问电路，所述第二WWL具有在所述第一方向上延伸的纵向轴线，并且具有在所述第二方向上的宽度；以及第二RWL的第一RWL互连，被耦合到所述第二读取访问电路，并且具有在所述第一方向上延伸的纵向轴线，以及具有在所述第二方向上的宽度；所述第二WWL的所述宽度大于所述第二RWL的所述第一RWL互连的所述宽度；并且还包括：第三金属层，被布置在所述第二金属层上方，所述第三金属层包括：所述第一RWL，在所述第一方向的纵向轴线上延伸，并且被耦合到所述第一RWL的所述第一RWL互连；以及所述第二RWL，在与所述第一RWL的所述纵向轴线平行的纵向轴线上延伸，并且被耦合到所述第二RWL的所述第一RWL互连。8.根据权利要求7所述的IC，其中：所述第二金属层还包括所述第二RWL的第二RWL互连，所述第二RWL的所述第二RWL互连具有在所述第二方向上延伸的纵向轴线；并且还包括第二RWL互连过孔，所述第二RWL互连过孔被耦合到所述第二RWL的所述第一RWL互连和所述第二RWL的所述第二RWL互连，所述第二RWL互连过孔具有在所述第一方向上的长度；并且其中：所述第一RWL通过被耦合到所述第一RWL的所述第二RWL互连，而被耦合到所述第一RWL的所述第一RWL互连；并且所述第二RWL通过被耦合到所述第二RWL的所述第二RWL互连，而被耦合到所述第二RWL的所述第一RWL互连。9.根据权利要求1所述的IC，还包括：WWL过孔，被布置在所述半导体层和所述第一金属层之间，所述WWL过孔被耦合到所述写入访问电路和所述WWL；以及RWL过孔，被布置在所述半导体层和所述第一金属层之间，所述RWL过孔被耦合到所述第一读取访问电路和所述第一RWL的所述第一RWL互连。10.一种集成电路(IC)，包括：半导体层，包括：静态随机存取存储器(SRAM)位单元电路，包括：存储节点；写入访问电路，被耦合到所述存储节点；以及读取访问电路，被耦合到所述存储节点；以及第一金属层，被布置在所述半导体层上方，所述第一金属层包括：写入字线(WWL)，被耦合到所述写入访问电路，所述WWL具有在第一方向上延伸的纵向轴线，并且具有在与所述第一方向正交的第二方向上的宽度；以及第一读取字线(RWL)的第一RWL互连，被耦合到所述读取访问电路，所述第一RWL互连具
有在所述第一方向上延伸的纵向轴线，并且具有在所述第二方向上的宽度；其中所述WWL的所述宽度与所述第一RWL互连的所述宽度的比率在1.1至2.2之间。11.根据权利要求10所述的IC，其中：所述SRAM位单元电路还包括被耦合到所述存储节点的第二读取访问电路；并且所述第一金属层还包括：第二RWL的第一RWL互连，被耦合到所述第二读取访问电路，所述第二RWL的所述第一RWL互连具有在所述第一方向上延伸的纵向轴线，并且具有在所述第二方向上的宽度；其中：所述第二RWL的所述第一RWL互连与所述第一RWL的所述第一RWL互连断开连接；并且所述WW...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：