集成振荡抑制电路的功率模块及方法技术

本发明专利技术公开了一种集成振荡抑制电路的功率模块及方法，所述功率模块包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC

【技术实现步骤摘要】
集成振荡抑制电路的功率模块及方法


[0001]本专利技术属于电力电子器件
，尤其涉及一种集成振荡抑制电路的功率模块及方法。

技术介绍

[0002]以碳化硅(silicon carbide，SiC) MOSFET为代表的宽禁带半导体功率器件为电力电子技术的发展注入强大的活力。由于SiC MOSFET具有开关速度快、导通电阻低、工作温度高等优势，已逐渐代替Si IGBT，被广泛运用于电力牵引、光伏发电、智能电网等领域。然而，功率回路的杂散电感和负载的寄生电容将会为SiC MOSFET的高速特性造成极大的阻碍，由此会导致器件电压和电流发生超调和振荡，降低了电力系统的稳定性，剧烈的开关振荡会增加额外的功率损耗，这大大限制了其应用前景。因此，针对SiC MOSFET研究一种最优的方式来抑制开关振荡十分有必要。
[0003]当前，SiC MOSFET中不必要的开关振荡受到了广泛的关注。众多研究人员对SiC MOSFET产生的原理进行了详尽的分析，并提出了相应的办法来抑制开关振荡以及过电压；同时，针对解决方案对器件开关损耗也进行了分析。抑制SiC MOSFET开关振荡的方法主要分为以下几类：（1）通过优化电路板布局和器件的封装结构来最小化功率环杂散电感，以缓解开关振荡持续时间和电压超调；（2）通过增大门极电阻或者有源门极驱动的方式来降低开关速度，从而降低振荡、抑制电磁干扰，但无疑令SiC MOSFET失去自身优势，也会增大开关的开通、关断时间，进而增加开关损耗；（3）采用外加缓冲电路的方式来抑制开关振荡和电压、电流的超调。
[0004]第（3）种方式是当前最为常用的方式。根据外加缓冲电路的位置，可将其分为主回路缓冲电路和耦合缓冲电路。主回路缓冲电路主要包括在功率回路中串联铁氧体磁珠、解耦电容，并联RC和C
‑
RC缓冲电路方式，这些方式均能够通过缓冲电路的作用来抑制开关振荡，但是功率回路中插入额外的功率电感，将增加传导损耗和体积，而解耦电容会引起低频振荡，同时以上主回路缓冲电路均会增加开关的开通损耗和关断损耗。
[0005]耦合缓冲电路利用感应耦合原理来抑制主功率回路中的开关振荡，在抑制振荡的同时将缓冲损耗完全转移至二次侧，可以降低耦合缓冲电路的开关损耗，但是，耦合缓冲电路虽然十分具有优势，但其会造成一定的电压、电流过冲，易对器件造成一定的损伤，并且针对耦合线圈的设计仍有待商榷。

技术实现思路

[0006]本专利技术的目的在于提供一种集成振荡抑制电路的功率模块及方法，以解决传统功率模块振荡抑制效果不佳，开关损耗大，以及开关过程中存在电压过冲问题。
[0007]本专利技术是通过如下的技术方案来解决上述技术问题的：一种集成振荡抑制电路的
功率模块，包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC
‑
端子以及DC+端子；所述SiC MOSFET管Q1的漏极与所述DC+端子、第一过压抑制单元中电容C1的第一端、第二过压抑制单元中电感L2的第一端、第二过压抑制单元中电阻R2的第一端连接，其源极与所述负载端子、第一过压抑制单元中的二极管D1阴极、SiC MOSFET管Q2的漏极以及第二过压抑制单元中二极管D2的阳极连接；所述SiC MOSFET管Q2的源极与所述DC
‑
端子、第二过压抑制单元中电容C2的第一端、第一过压抑制单元中电感L1的第一端、第一过压抑制单元中电阻R1的第一端连接；所述耦合电路是由电阻Rc与电感Lc构成的回路，所述电感Lc包括磁芯以及绕制在所述磁芯上的线圈；所述电感Lc的磁芯与DC+端子通过电磁感应产生虚拟电感Lv，或者所述电感Lc的磁芯与DC+端子和DC
‑
端子通过电磁感应产生虚拟电感Lv。
[0008]进一步地，所述第一过压抑制单元包括二极管D1、电容C1、二极管D3、电感L1以及电阻R1；所述二极管D1的阳极与所述电容C1第二端、二极管D3的第一端、电阻R1的第二端连接；所述二极管D3的第二端与所述电感L1的第二端连接；所述第二过压抑制单元包括二极管D2、电容C2、二极管D4、电感L2以及电阻R2；所述二极管D2的阴极与电容C2的第二端、二极管D4的第一端、电阻R2的第二端连接；所述二极管D4的第二端与所述电感L2的第二端连接。
[0009]进一步地，在所述SiC MOSFET管Q1的漏极与源极并联有二极管D5；在所述SiC MOSFET管Q2的漏极与源极并联有二极管D6。
[0010]进一步地，所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、负载端子、DC
‑
端子以及DC+端子均设于DBC基板上；所述DBC基板沿长度方向依次划分第一区、第二区以及第三区；所述第一过压抑制单元、第二过压抑制单元设于第一区，所述SiC MOSFET管Q1、DC+端子设于第二区，所述SiC MOSFET管Q2、负载端子和DC
‑
端子设于第三区；所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元之间通过铜层和/或键合线连接；所述负载端子位于SiC MOSFET管Q2的漏极所在铜层，所述DC
‑
端子位于SiC MOSFET管Q2的源极通过键合线所连接的铜层，所述DC+端子位于SiC MOSFET管Q1漏极所在铜层。
[0011]进一步地，所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元以及DBC基板均设于封装外壳内；所述电阻Rc、电感Lc设于所述封装外壳上，且所述电感Lc套设于穿过封装外壳的DC+端子、或DC+端子和DC
‑
端子上。
[0012]进一步地，所述磁芯采用NiZn铁氧体磁芯，所述线圈采用利兹线。
[0013]进一步地，所述电感Lc的尺寸由所述虚拟电感Lv的感值来确定，具体确定过程为：通过仿真得到SiC MOSFET管的开关损耗与回路寄生电感之间的关系曲线，进而得到总开关损耗与回路寄生电感之间的关系曲线；以所述总开关损耗与回路寄生电感之间的关系曲线的最低点所对应的电感值作为虚拟电感Lv的最小感值；根据所述虚拟电感Lv的最小感值确定电感Lc的尺寸，具体关系表达式为：
；其中，u
r
为电感Lc的磁性材料磁导率，u0为空气磁导率，h为电感Lc的磁芯高度，r2为电感Lc的磁芯内环半径或直径，r1为电感Lc的磁芯外环半径或直径，L
v
为虚拟电感Lv的感值。
[0014]基于同一构思，本专利技术还提供一种利用如上所述的功率模块进行振荡抑制的方法，包括以下步骤：当所述功率模块通电后，直流母线电压升高，电阻R1对电容C1充电至直流母线电压V
dc
，电阻R2对电容C2充电至直流母线电压V
dc
；当SiC MOSFET管Q1接收到关断信号后，SiC MOSFE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种集成振荡抑制电路的功率模块，其特征在于：所述功率模块包括SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、耦合电路、负载端子、DC
‑
端子以及DC+端子；所述SiC MOSFET管Q1的漏极与所述DC+端子、第一过压抑制单元中电容C1的第一端、第二过压抑制单元中电感L2的第一端、第二过压抑制单元中电阻R2的第一端连接，其源极与所述负载端子、第一过压抑制单元中的二极管D1阴极、SiC MOSFET管Q2的漏极以及第二过压抑制单元中二极管D2的阳极连接；所述SiC MOSFET管Q2的源极与所述DC
‑
端子、第二过压抑制单元中电容C2的第一端、第一过压抑制单元中电感L1的第一端、第一过压抑制单元中电阻R1的第一端连接；所述耦合电路是由电阻Rc与电感Lc构成的回路，所述电感Lc包括磁芯以及绕制在所述磁芯上的线圈；所述电感Lc的磁芯与DC+端子通过电磁感应产生虚拟电感Lv，或者所述电感Lc的磁芯与DC+端子和DC
‑
端子通过电磁感应产生虚拟电感Lv。2.根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：所述第一过压抑制单元包括二极管D1、电容C1、二极管D3、电感L1以及电阻R1；所述二极管D1的阳极与所述电容C1第二端、二极管D3的第一端、电阻R1的第二端连接；所述二极管D3的第二端与所述电感L1的第二端连接；所述第二过压抑制单元包括二极管D2、电容C2、二极管D4、电感L2以及电阻R2；所述二极管D2的阴极与电容C2的第二端、二极管D4的第一端、电阻R2的第二端连接；所述二极管D4的第二端与所述电感L2的第二端连接。3. 根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：在所述SiC MOSFET管Q1的漏极与源极并联有二极管D5；在所述SiC MOSFET管Q2的漏极与源极并联有二极管D6。4. 根据权利要求1所述的集成振荡抑制电路的功率模块，其特征在于：所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元、负载端子、DC
‑
端子以及DC+端子均设于DBC基板上；所述DBC基板沿长度方向依次划分第一区、第二区以及第三区；所述第一过压抑制单元、第二过压抑制单元设于第一区，所述SiC MOSFET管Q1、DC+端子设于第二区，所述SiC MOSFET管Q2、负载端子和DC
‑
端子设于第三区；所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过压抑制单元之间通过铜层和/或键合线连接；所述负载端子位于SiC MOSFET管Q2的漏极所在铜层，所述DC
‑
端子位于SiC MOSFET管Q2的源极通过键合线所连接的铜层，所述DC+端子位于SiC MOSFET管Q1漏极所在铜层。5. 根据权利要求4所述的集成振荡抑制电路的功率模块，其特征在于：所述SiC MOSFET管Q1、SiC MOSFET管Q2、第一过压抑制单元、第二过...

【专利技术属性】
技术研发人员：杨鑫，刘岩超，
申请(专利权)人：湖南大学，
类型：发明
国别省市：