一种小型化椭圆函数响应双路滤波电子装置制造方法及图纸

本发明专利技术公开了一种小型化椭圆函数响应双路滤波电子装置，其特征在于，包括第一滤波电路、第二滤波电路、隔离网络Iso1、隔离网络Iso2、第一端口PORT1、第二端口PORT2和第三端口PORT3，所述第一滤波电路包括第一谐振器Res1、第二谐振器Res2、第三谐振器Res3、匹配电容C4和匹配电感L4，所述第二滤波电路与所述第一滤波电路结构相同。该小型化椭圆函数响应双路滤波电子装置使用异构集成的滤波电路代替四分之一波长传输线，此滤波电路结合半导体无源集成工艺和多层基板工艺各自的优势具有小型化、高性能的特点。高性能的特点。高性能的特点。

【技术实现步骤摘要】
一种小型化椭圆函数响应双路滤波电子装置


[0001]本专利技术属于无线通信领域，具体涉及一种小型化椭圆函数响应双路滤波电子装置。

技术介绍

[0002]在现代无线通信系统中，功分器和带通滤波器发挥着不可替代的作用。在设计系统的过程中，这两个器件一般是级联存在于系统中的，这会导致过大的面积和较差的工作性能。若在设计功分器时，将滤波作用加入功分器中，恰巧可以解决面积大和工作性能差的问题。
[0003]传统的威尔金森功分器具有结构简单和工作性能好的优点，但是结构中的四分之一波长的传输线尺寸相对较大，导致不适合在一些对面积要求苛刻的用户终端中应用，因此设计一种小型化结构代替四分之一波长传输线可以很大程度上减小威尔金森功分器的面积。滤波器不仅有频率选择的作用，而且具有阻抗变换的作用，因此是一种小型化的滤波电路可以代替四分之一波长传输线。通常来说，对于S波段或者C波段，使用集总参数滤波器可以大幅度减小滤波器的尺寸，其工艺体系往往采用基于CMOS或化合物的半导体无源集成工艺，其谐振器通常采用基于感性和容性结构的集总参数思路进行设计，而谐振器电感物理实现及其与电容的集成一般采用二维平面集成方式。但是，在这种集成方式下的电感Q值较低，会导致滤波器矩形系数明显下降；同时，平面集成方式导致电感占据了大量的器件平面载荷空间，致使滤波器的小型化集成能力受限。基于多层基板工艺的三维电感可以减少电感的平面面积同时提高电感的Q值，但是由于此工艺的金属层之间的高度过大，导致此工艺设计的容性结构的面积远远大于半导体无源集成工艺。
专利技术内容
[0004]为了解决上述
技术介绍
提到的技术问题，本专利技术提出了一种小型化椭圆函数响应双路滤波电子装置。
[0005]为了实现上述技术目的，本专利技术的技术方案为：一种小型化椭圆函数响应双路滤波电子装置，包括第一滤波电路、第二滤波电路、隔离网络Iso1、隔离网络Iso2、第一端口PORT1、第二端口PORT2和第三端口PORT3；所述第一滤波电路包括第一谐振器Res1、第二谐振器Res2、第三谐振器Res3、匹配电容C4和匹配电感L4；其中，第一谐振器Res1由电容C1和电感L1并联构成，第二谐振器Res2由电容C2和电感L2并联构成，第三谐振器Res3由电容C3和电感L3并联构成，第一谐振器Res1、第二谐振器Res2、第三谐振器Res3星形连接，第一谐振器Res1的另一端与匹配电容C4的一端连接，匹配电容C4的另一端接地，第二谐振器Res2的另一端接地，第三谐振器Res3另一端与匹配电感L4的一端连接，匹配电感L4的另一端接地；所述第二滤波电路具有与所述第一滤波电路相同的结构；所述第一端口PORT1与所述第一滤波电路的第一谐振器Res1连接，所述第一端口PORT1还与所述第二滤波电路的第一谐振器Res1连接；所述第二端口PORT2与所述第一滤波
电路的第三谐振器Res3连接；所述第三端口PORT3与所述第二滤波电路的第三谐振器Res3连接。
[0006]优选地，所述隔离网络Iso1包括依次串联的电容Cr1、电阻R1和电容Cr1；所述隔离网络Iso1的一端与所述第一滤波电路的第一谐振器Res1、第二谐振器Res2和第三谐振器Res3星形连接的公共端连接，所述隔离网络Iso1的另一端与第二滤波电路的第一谐振器Res1、第二谐振器Res2和第三谐振器Res3星形连接的公共端连接。
[0007]优选地，所述隔离网络Iso2由电阻R2构成，所述隔离网络Iso2的一端与第一滤波电路的第三谐振器Res3的一端连接，所述隔离网络Iso2的一端还与第二端口PORT2连接，所述隔离网络Iso2的另一端与第二滤波电路的第三谐振器Res3的一端连接，所述隔离网络Iso2的另一端还与第三端口PORT3连接。
[0008]优选地，还包括多层基板，所述多层基板由多个电介质层沿层叠方向层叠而成，所述电感L1、电感L2、电感L3和电感L4在多层基板中使用金属化的三维螺旋型结构构成。
[0009]优选地，所述第一滤波电路中电感L1与L2被设置为两端磁力线相互垂直且L1和L2之间存在至少一个接地通孔；L2与L3被设置为两端磁力线相互垂直且L2和L3之间存在至少一个接地通孔。
[0010]优选地，电感L4被设置为与电感L1、L3两端磁力线相互垂直。
[0011]优选地，所述小型化椭圆函数响应双路滤波电子装置还包括半导体无源集成基板，所述半导体无源集成基板由多个电介质层延层叠方向层叠而成，所述半导体无源集成基板采用倒扣的安装方式与多层基板异构集成，其连接处采用铜柱实现电连接。
[0012]优选地，所述电容C1、电容C2、电容C3、电容C4、电容Cr1由多个配置在导体无源集成基板中的金属化的电极耦合构成；所述电阻R1、电阻R2由配置在导体无源集成基板中的阻性材料构成。
[0013]采用上述技术方案带来的有益效果：本专利提出一种小型化椭圆函数响应双路滤波电子装置，该小型化椭圆函数响应双路滤波电子装置使用异构集成的滤波电路代替四分之一波长传输线，此滤波电路结合半导体无源集成工艺和多层基板工艺各自的优势具有小型化、高性能的特点。基于半导体无源集成工艺的平板电容和电阻芯片通过Bump（导通件）堆叠在三维电感之上，采用高密度电容和电容电感电阻垂直分布的方式可以大大减小滤波电路的尺寸；该双路滤波电子装置合理的放置三维螺旋电感的位置，使三维螺旋电感两端的磁力线方向相互垂直或者平行，能够大大的减小电感之间的耦合，同时将磁力线与另外两个电感的磁力线相垂直的电感放置在这两个电感之间，可以进一步的减小这两个电感的耦合；该小型化椭圆函数响应双路滤波电子装置集成了功率分配器和频率选择的功能，其滤波响应的上阻带和下阻带各有一个零点，提高了滤波响应的选择性。
附图说明
[0014]图1是一种小型化椭圆函数响应双路滤波电子装置的拓扑图；图2是一种小型化椭圆函数响应双路滤波电子装置架构图；图3是一种小型化椭圆函数响应双路滤波电子装置的结构图；图4是一种小型化椭圆函数响应双路滤波电子装置的半导体无源集成基板部分
图；图5是一种小型化椭圆函数响应双路滤波电子装置的多层基板部分图；图6是一种小型化椭圆函数响应双路滤波电子装置S参数性能结果图。
具体实施方式
[0015]以下将结合附图，对本专利技术的技术方案进行详细说明。
[0016]本专利技术公开了一种小型化椭圆函数响应双路滤波电子装置，其电路拓扑图如图1所示，第一滤波电路、第二滤波电路、隔离网络Iso1、隔离网络Iso2、第一端口PORT1、第二端口PORT2和第三端口PORT3；所述第一滤波电路包括第一谐振器Res1、第二谐振器Res2、第三谐振器Res3、匹配电容C4和匹配电感L4；其中，第一谐振器Res1由电容C1和电感L1并联构成，第二谐振器Res2由电容C2和电感L2并联构成，第三谐振器Res3由电容C3和电感L3并联构成，第一谐振器Res1、第二谐振器Res2、第三谐振器Res3星形连接，第一谐振器Res1的另一端与匹配电容C4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种小型化椭圆函数响应双路滤波电子装置，其特征在于，包括第一滤波电路、第二滤波电路、隔离网络Iso1、隔离网络Iso2、第一端口PORT1、第二端口PORT2和第三端口PORT3；所述第一滤波电路包括第一谐振器Res1、第二谐振器Res2、第三谐振器Res3、匹配电容C4和匹配电感L4；其中，第一谐振器Res1由电容C1和电感L1并联构成，第二谐振器Res2由电容C2和电感L2并联构成，第三谐振器Res3由电容C3和电感L3并联构成，第一谐振器Res1、第二谐振器Res2、第三谐振器Res3星形连接，第一谐振器Res1的另一端与匹配电容C4的一端连接，匹配电容C4的另一端接地，第二谐振器Res2的另一端接地，第三谐振器Res3另一端与匹配电感L4的一端连接，匹配电感L4的另一端接地；所述第二滤波电路具有与所述第一滤波电路相同的结构；所述第一端口PORT1与所述第一滤波电路的第一谐振器Res1连接，所述第一端口PORT1还与所述第二滤波电路的第一谐振器Res1连接；所述第二端口PORT2与所述第一滤波电路的第三谐振器Res3连接；所述第三端口PORT3与所述第二滤波电路的第三谐振器Res3连接。2.根据权利要求1所述的一种小型化椭圆函数响应双路滤波电子装置，其特征在于，所述隔离网络Iso1包括依次串联的电容Cr1、电阻R1和电容Cr1；所述隔离网络Iso1的一端与所述第一滤波电路的第一谐振器Res1、第二谐振器Res2和第三谐振器Res3星形连接的公共端连接，所述隔离网络Iso1的另一端与第二滤波电路的第一谐振器Res1、第二谐振器Res2和第三谐振器Res3星形连接的公共端连接。3.根据权利要求1或2所述的一种小型化椭圆函数响应...

【专利技术属性】
技术研发人员：周雨进，韦皓宇，周骏，
申请(专利权)人：南京国博电子股份有限公司，
类型：发明
国别省市：