物理不可克隆函数的产生电路制造技术

本发明专利技术提供一种物理不可克隆函数的产生电路，包括两个或非门或两个与非门；其中，任意一个或非门/与非门的输出端与另外一个或非门/与非门的其中一个输入端连接；并且，两个或非门/与非门的另外一个输入端分别设置为异步置0端和异步置1端。利用上述发明专利技术能够产生稳定且高质量的物理不可克隆函数。且高质量的物理不可克隆函数。且高质量的物理不可克隆函数。

【技术实现步骤摘要】
物理不可克隆函数的产生电路


[0001]本专利技术涉及电路
，更为具体地，涉及一种物理不可克隆函数的产生电路。

技术介绍

[0002]目前，物理不可克隆函数(Physical Unclonable Function，PUF)作为一种较为新型的电子技术，其主要用于产生于电路绑定的唯一识别码，并以此建立电路系统的安全信任根。
[0003]现有的PUF是一种利用电路在生产制造过程中不可控的微小工艺误差产生唯一性的函数模块。例如金属导线的粗细，离子参杂浓度的不同等，由于误差很小，在工艺允许范围内，这些误差对器件本身的功能不造成影响，但确构成了不可预测，且无法复制的唯一性。使得相同的PUF设计在不同的设备中，不同的芯片上，甚至不同的芯片上都完全不同，类似人类的指纹，因此可以用来作为芯片的唯一标识。
[0004]但是，现有的PUF通常是易失性的，即在芯片上电后，用于产生PUF的电路结构产生电信号，其在芯片下电后则会消失；此外，PUF在每次生成的过程中往往会伴随一定的热噪声，电磁噪声等，也会导致最终获取的PUF值存在一定的错误率。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的是提供一种物理不可克隆函数的产生电路，以解决现有的电路存在的容易丢失，且错误率高等问题。
[0006]本专利技术提供的物理不可克隆函数的产生电路，包括两个或非门或两个与非门；其中，任意一个或非门/与非门的输出端与另外一个或非门/与非门的其中一个输入端连接；并且，两个或非门/与非门的另外一个输入端分别设置为异步置0端和异步置1端。
[0007]此外，可选的技术方案是，当包括两个或非门时，两个或非门包括第一或非门和第二或非门；其中，第一或非门的输出端与第二或非门的第一输入端连接；第二或非门的输出端与第一或非门的第二输入端连接；第一或非门的第一输入端与第二或非门的第二输入端连接。
[0008]此外，可选的技术方案是，还包括第一ReRAM单元和第二ReRAM单元；其中，第一ReRAM单元和第二ReRAM单元在物理不可克隆函数的产生电路中呈对称分布。
[0009]此外，可选的技术方案是，第一ReRAM单元和第二ReRAM单元分别包括低阻态和高阻态两种阻态。
[0010]此外，可选的技术方案是，当第一ReRAM单元和第二ReRAM单元的阻态相同。
[0011]此外，可选的技术方案是，基于第一或非门的输出端和第二或非门的输出端获取物理不可克隆函数。
[0012]此外，可选的技术方案是，当包括两个或非门时，两个与非门包括第一与非门和第二与非门；其中，第一与非门的输出端与第二与非门的第一输入端连接；第二与非门的输出端与第一与非门的第二输入端连接；第一与非门的第一输入端与第二与非门的第二输入端
连接。
[0013]此外，可选的技术方案是，两个或非门或两个与非门形成RS锁存器。
[0014]利用上述物理不可克隆函数的产生电路，通过设置两个或非门或两个与非门，并使得任意一个或非门/与非门的输出端与另外一个或非门/与非门的其中一个输入端连接，此外两个或非门/与非门的另外一个输入端分别设置为异步置0端和异步置1端，该电路结构的不对称性更高，输出的物理不可克隆函数稳定性更高。
[0015]为了实现上述以及相关目的，本专利技术的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本专利技术的某些示例性方面。然而，这些方面指示的仅仅是可使用本专利技术的原理的各种方式中的一些方式。此外，本专利技术旨在包括所有这些方面以及它们的等同物。
附图说明
[0016]通过参考以下结合附图的说明，并且随着对本专利技术的更全面理解，本专利技术的其它目的及结果将更加明白及易于理解。在附图中：
[0017]图1为根据本专利技术实施例的物理不可克隆函数的产生电路的结构图一；
[0018]图2为根据本专利技术实施例的物理不可克隆函数的产生电路的结构图二；
[0019]图3为根据本专利技术实施例的物理不可克隆函数的产生电路的结构图三。
[0020]其中的附图标记包括：第一或非门1、第一输入端11、第二输入端12、输出端13、第一ReRAM单元14、第二或非门2、第一输入端21、第二输入端22、输出端23、第二ReRAM单元24。
[0021]在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
[0022]在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
[0023]为解决现有物理不可克隆函数产生所存在的容易丢失、错误率高，且不稳定等问题，本专利技术提供一种物理不可克隆函数的产生电路，包括两个或非门或两个与非门；其中，任意一个或非门/与非门的输出端与另外一个或非门/与非门的其中一个输入端连接；并且，两个或非门/与非门的另外一个输入端分别设置为异步置0端和异步置1端，能够增加电路的不对称性，使得提取出的PUF值更加稳定，减少纠错码所需要的空间。
[0024]为详细阐述物理不可克隆函数的产生电路的结构，以下将结合附图对本专利技术的具体实施例进行详细描述。
[0025]图1示出了根据本专利技术第一实施例的物理不可克隆函数的产生电路的示意结构。
[0026]如图1所示，本专利技术第一实施例的物理不可克隆函数的产生电路，包括两个或非门，并且，两个或非门包括第一或非门1和第二或非门；其中，第一或非门1的输出端13与第二或非门的第一输入端21连接；第二或非门的输出端23与第一或非门1的第二输入端12连接；第一或非门1的第一输入端11与第二或非门的第二输入端22相互独立，第一或非门1的第一输入端11，即R端可设置为异步置1端，第二或非门的第二输入端22，即S端可设置为异步置0端。
[0027]其中，针对R和S的不同赋值，对应的输出Q的列表如下所示：
[0028]RSQ00Q010101110
[0029]可知，第一或非门1和第二或非门2共同形成RS锁存器，假设RS锁存器中所有元器件均为理想元器件，则在R端和S端同时输入为0，且刚上电时，无法确定输出端13，即Q端的状态，在应用过程中，由于第一或非门1和第二或非门2以及导线之间存在一定的误差，使得整体结构不严格对称，因而当R端和S端输入同时为0，且刚上电时，输出会更偏向于0或者1。而这种误差对于电路的影响实际上很小，且在噪声的影响下，这种差距会被噪声覆盖，因而Q端的输出在每次重新上电后，有时候出现0，有时候出现1。
[0030]在本专利技术的一个具体实施方式中，为了提高输出结果的稳定性，第一ReRAM单元和所述第二ReRAM单元在物理不可克隆函数的产生电路中呈对称分布，例如可以在第一或非门1的输出端13与第二或非门的第一输入端21之间接入第一ReRAM单元；同时，在第二或非门的输出端23与第一或非门1的第二输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种物理不可克隆函数的产生电路，其特征在于，包括：两个或非门或两个与非门；其中，任意一个或非门/与非门的输出端与另外一个或非门/与非门的其中一个输入端连接；并且，所述两个或非门/与非门的另外一个输入端分别设置为异步置0端和异步置1端。2.如权利要求1所述的物理不可克隆函数的产生电路，其特征在于，当包括两个或非门时，所述两个或非门包括第一或非门和第二或非门；其中，所述第一或非门的输出端与所述第二或非门的第一输入端连接；所述第二或非门的输出端与所述第一或非门的第二输入端连接；所述第一或非门的第一输入端与所述第二或非门的第二输入端连接。3.如权利要求2所述的物理不可克隆函数的产生电路，其特征在于，还包括第一ReRAM单元和第二ReRAM单元；其中，所述第一ReRAM单元和所述第二ReRAM单元在物理不可克隆函数的产生电路中呈对称分布。4.如权利要求3所述的物理不可克隆函数的...

【专利技术属性】
技术研发人员：鹿益铭，
申请(专利权)人：昕原半导体上海有限公司，
类型：发明
国别省市：