低密度奇偶校验解码器、电子设备及其方法技术

描述了一种电子设备(1200)，其被配置为针对从具有多个行的至少一个基图(200、300)导出的奇偶校验矩阵PCM执行一系列低密度奇偶校验(LDPC)解码操作(1300)。所述电子设备包括：校验节点CN处理器(701)，其包括两个或更多个具有一个或多个输入

【技术实现步骤摘要】
【国外来华专利技术】低密度奇偶校验解码器、电子设备及其方法


[0001]本专利技术的领域涉及一种低密度奇偶校验(LDPC)解码器电路、电子设备和用于LDPC解码的计算的方法。本专利技术的领域适用于但不限于用于当前和未来几代通信标准的信道编码。

技术介绍

[0002]LDPC编码
[0003]如图1所示，低密度奇偶校验(LDPC)码可以用于保护数据免受在不可靠传输或存储期间强加的错误。数据通常由包含K个数据符号的向量表示，每个数据符号都可以取“0”到“M
‑
1”范围内的值，其中M是代码的基数。虽然已对非二进制LDPC码的主题进行了广泛的研究，其中M通常采用集合{4、8、16、...}中的值，但是在实际应用中通常采用M＝2的二进制LDPC码。因此，为了简单起见，该背景讨论的其余部分假定数据向量102包括K个位，其中每一位可以取“0”或“1”的值。
[0004]已知的LDPC码使用两个过程进行操作，其中第一过程包括在不可靠传输或存储之前的LDPC编码，并且第二过程包括之后的LDPC解码。LDPC编码器103和解码器104必须采用兼容的参本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子设备(1200)，其被配置为从具有多个行的至少一个基图(200、300)导出的针对奇偶校验矩阵PCM执行一系列低密度奇偶校验(LDPC)解码操作(1300)，所述电子设备包括：校验节点CN处理器(701)，其包括两个或更多个CN子处理器(1202)，每个CN子处理器(1202)具有一个或多个输入
‑
输出(I
‑
O)端口(704)；控制器(706)，其可操作地耦合到所述CN处理器(701)并且被配置为基于所述LDPC解码操作(1300)的当前LDPC解码子步骤(1303和1304)和所述至少一个基图(200、300)来激活所述一个或多个I
‑
O端口(704)的子集；并且其中所述CN处理器(701)被配置为支持至少两种操作模式：第一操作模式，其中每个CN子处理器(1202)在单个LDPC解码操作(1300)中配置成针对从所述至少一个基图(200、300)中的所述多个行中的不同的正交行导出的所述PCM的两个或更多个行执行LDPC解码计算；第二操作模式，其中所述CN子处理器(1202)中的两个或更多个在单个LDPC解码操作(1300)中配置成协作以针对从所述至少一个基图(200、300)中的单个行导出的所述PCM的两个或更多个行执行LDPC解码计算。2.如权利要求1所述的电子设备(1200)，其中在所述第一操作模式中，所述控制器(706)被配置为将所述至少一个基图中的每个正交行集合中的每一行分配给相应的CN子处理器(1202)。3.如权利要求1或权利要求2所述的电子设备(1200)，其还包括：两个或更多个旋转器(705)，其可操作地耦合到所述控制器(706)，所述控制器被配置为独立地控制所述每个旋转器(705)的激活和旋转，并且被配置为当在LDPC解码子步骤(1303、1304)中被激活时旋转两个或更多个软比特值的顺序；以及互连网络(1201)，其可操作地耦合到所述控制器(706)和所述CN处理器(702)，并且被配置为支持所述CN子处理器(1202)的I
‑
O端口(704)连接到所述两个或更多个旋转器(705)的不完整子集；其中与每个基图(200、300)中的每一列相关联的两个或更多个软比特值的旋转由所述两个或更多个旋转器(705)中的特定的一个执行，并且其中所述控制器(706)将所述互连网络(1201)配置成在每个LDPC解码子步骤(1303、1304)中，使所述两个或更多个软比特值在每个激活的旋转器(705)与CN子处理器(1202)的对应的I
‑
O端口(704)之间通过。4.如前述权利要求中任一项所述的电子设备(1200)，其还包括：两个或更多个VN存储器，每个VN存储器被配置为存储两个或更多个软比特值，其中所述两个或更多个VN存储器被可操作地耦合到所述控制器(706)，所述控制器被配置为在当前LDPC解码子步骤(1303、1304)中激活对所述两个或更多个VN存储器的子集的读取操作和写入操作；并且其中每个旋转器(705)和对应的列的集合可操作地耦合到所述两个或更多个VN存储器中的对应的VN存储器，并且其中在每个LDPC解码子步骤(1303、1304)中，两个或更多个软比特值在每个激活的旋转器(705)和其对应的VN存储器之间通过。5.如权利要求4所述的电子设备(1200)，其中每个LDPC解码操作(1300)中的子步骤被分组为第一组(1301)和第二组(1302)，并且其中：
在每个子步骤中，所述控制器(706)被配置为激活与所述至少一个基图的所述行中具有二进制值“1”的所述两个或更多个列的子集对应的所述两个或更多个旋转器(705)的子集；并且激活所述互连网络(1201)内的连接，以将激活的旋转器(705)连接到所述CN子处理器(1202)的对应的I
‑
O端口(704)。6.如权利要求5所述的电子设备(1200)，其中在所述LDPC解码操作(1300)的所述第一组(1301)子步骤的每个子步骤中，对应于每个激活的旋转器(705)的所述VN存储器被配置为向对应的激活的旋转器(705)提供两个或更多个软比特值，所述软比特值是从所述VN存储器中的对应于在所选择的至少一个基图(200、300)的所述行中具有所述二进制值“1”的列的位置读取的。7.如权利要求5或权利要求6所述的电子设备(1200)，其中在所述LDPC解码...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：交流通讯有限公司，
类型：发明
国别省市：