处理LDPC编码数据的方法和装置制造方法及图纸

本文公开了用于在通信系统中处理由低密度奇偶校验(LDPC)编码的数据的方法和装置。在一个实施例中，公开了一种由第一节点执行的方法。该方法包括：基于基本奇偶校验矩阵和提升值Z对信息比特序列进行编码，以获得编码后的比特序列；基于编码后的比特序列生成长度为

【技术实现步骤摘要】
处理LDPC编码数据的方法和装置
[0001]本申请是申请号为“201780094816.7”，申请日为“2017年9月11日”，题目为“处理LDPC编码数据的方法和装置”的中国专利申请的分案申请。


[0002]本公开总体上涉及通信系统，并且更具体地，涉及用于在通信系统中处理由低密度奇偶校验(LDPC)编码的数据的方法和装置。

技术介绍

[0003]数字通信系统通常包括三个部分：发送端、信道和接收端。发送端可以对信息序列进行编码以获得编码后的码字，对编码后的码字进行交织，并将交织后的比特映射到调制码元，然后可以根据通信信道信息处理并发送调制码元。在信道中，多径、移动和其他因素会导致特定的信道响应，这会使得数据传输失真。此外，噪声和干扰将进一步恶化数据传输。接收端接收穿过信道的调制码元数据。在接收端，数据会失真，并需要特定的处理来恢复原始信息序列。
[0004]基于在发送端处应用的一些信息序列编码方法，接收端可以相应地处理接收到的数据，以可靠地恢复原始信息序列。通常，编码方法基于前向纠错(FEC)，前向纠错将一些冗余信息添加到信息本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种由第一节点执行的方法，所述方法包括：基于基本奇偶校验矩阵和提升值Z对信息比特序列进行编码，以获得编码后的比特序列；基于所述编码后的比特序列生成长度为Ncb个比特的主比特序列，其中所述主比特序列的第0比特至第Ncb
‑
1比特为所述编码后的比特序列中的第2*Z比特至第2*Z+Ncb
‑
1比特中的Ncb个比特；根据速率匹配规则来选择所述主比特序列的子序列，以获得速率匹配后比特序列；对所述速率匹配后比特序列进行交织，以获得待传送的比特序列；以及将待传送的比特序列传送到第二节点。2.根据权利要求1所述的方法，其中，所述主比特序列的子集是基于包括在一组冗余版本中的冗余版本来选择的；并且所述一组冗余版本包括至少四个冗余版本：RV0、RV1、RV2和RV3。3.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述冗余版本RV0，并且通过从所述主比特序列中的第0比特开始选择子序列而获得。4.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述一组冗余版本中的至少一个冗余版本，并且通过从所述主比特序列中的第(function(α
×
Ncb/(β
×3×
Z))+δ)
×
Z比特开始选择子序列而获得，其中α是正实数，β是正实数，δ是大于
‑
10且小于10的整数，并且function(
·
)是指取最接近的上整数、取最接近的下整数、或者通过四舍五入取整数。5.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述一组冗余版本中的至少一个冗余版本，并且通过从所述主比特序列中的第(function(α
×
Ncb/(β
×3×
Z))
×
2+δ)
×
Z比特开始选择子序列而获得。6.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述冗余版本RV3，并且通过从所述主比特序列中的第Ncb
‑
x0比特开始选择子序列而获得，其中x0是小于Ncb/4的正整数。7.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述一组冗余版本中的至少一个冗余版本，并且通过从所述主比特序列中的第x1比特开始选择子序列而获得，其中，基于Rmax确定x1，并且Rmax是大于0.8且小于1的实数。8.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述一组冗余版本中的至少一个冗余版本，并通过以下方式来获得：对所述主比特序列进行交织以生成交织后的主比特序列，并且从所述交织后的主比特序列中的第x2比特开始选择子序列，其中x2是小于Ncb的非负整数。9.根据权利要求2所述的方法，其中，所述速率匹配后比特序列对应于所述冗余版本RV1或RV2，并通过从所述主比特序列中的第A3
×
Z比特开始选择子序列而获得，其中A3是整数并且满足Ncb/(4
×
Z)≤A3≤Ncb/(2
×
Z)。10.根据权利要求1所述的方法，其中传送所述待传送的比特序列包括：根据为正整数的调制阶数，对所述待传送的比特序列进行调制，以获得调制后的码元序列；以及向所述第二节点传送所述调制后的码元序列。
11.根据权利要求2所述的方法，其中：所述速率匹配后比特序列对应于所述冗余版本RV1，并且通过从所述主比特序列中的第A1
×
Z比特开始选择子序列而获得；并且A1等于13。12.根据权利要求2所述的方法，其中：所述速率匹配后比特序列对应于所述冗余版本RV3，并且通过从所述主比特序列中的第A
×
Z比特开始选择子序列而获得；并且A等于56或43。13.根据权利要求12所述的方法，其中：对于基图1，A等于56并且所述基本奇偶校验矩阵包括46行68列；并且对于基图2，A等于43并且所述基本奇偶校验矩阵包括42行52列。14.一种第一通信节点，包括处理器，所述处理器用于：基于基本奇偶校验矩阵和提升值Z对信息比特序列进行编码，以获得编码后的比特序列...

【专利技术属性】
技术研发人员：李立广，徐俊，许进，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：