一种基于分块压缩运算方法的5GNRQC-LDPC编码电路技术

本发明专利技术公开一种基于分块压缩运算方法的5GNRQC

【技术实现步骤摘要】
一种基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路


[0001]本专利技术涉及数字移动通信
，特别涉及一种基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路。

技术介绍

[0002]1962年，Gallager博士提出LDPC码(Low
‑
Density
‑
Parity
‑
Check，低密度奇偶校验码)。1955年Mackay和Neal发现在码长较长的情况下采用LDPC译码算法的系统比采用Turbo码的系统更接近香农限。2017年12月，第5代移动通信新无线(5G NR)标准的发布，标志着第5代移动通信(5G)的正式诞生。5G NR的数据信道采用准循环LDPC编码，通过不同循环移位的单位矩阵来构造它的校验矩阵。
[0003]5G NR LDPC码支持任意码率以及更广泛的码块长度。任意码率通过打孔实现，更广泛的码块长度是因为5G NR标准规定的两种不同类型的校验基矩阵以及51种Z
c
的取值，码块长度范围从20到8448bits。CPM(Circulant Permutation Matrix，循环置换矩阵)的大小为Z
c
*Z
c
，CPM是Z
c
阶单位矩阵通过循环移位后所得到的矩阵，5G NR标准规定的校验基矩阵BG#1和BG#2由若干个CPM和Z
c
阶ZM(Zero Matrix，零矩阵)共同组成。BG#1和BG#2分别拥有8种不同的循环移位系数矩阵，共16种。5GNR标准规定的Z
c
的取值有51种，分为8个子集，每个子集对应BG#1和BG#2的一种循环移位系数矩阵，所以循环移位校验矩阵一共有102种。

技术实现思路

[0004]本专利技术的目的在于提供一种基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，以解决目前的编码电路复杂度高、版图面积大的问题。
[0005]为解决上述技术问题，本专利技术提供了一种基于分块压缩运算方法的5GNR QC
‑
LDPC编码电路，包括：
[0006]编码配置电路，根据信息包长选择对应的子集以及Z
c
的大小；
[0007]信息码块处理电路，将输入的位宽为8bits的信息字节拼接或拆解成位宽为Z
c
的信息子码块；
[0008]矩阵运算电路，完成由位宽为Z
c
的子码块组成的信息向量与校验矩阵的乘法运算，运算方法为分块压缩运算法，运算得到由位宽为Z
c
的子码块组成的校验向量；
[0009]码率匹配电路，完成数据码率的匹配，将编码后的码块拼接或拆解成位宽为8bits的码字字节，此过程中根据码率配置将码字字节打孔后输出。
[0010]在一种实施方式中，所述编码配置电路根据输入的包长配置信息选定Z
c
的取值，Z
c
的值用于确定信息子码块向量的长度以及校验基矩阵中的循环置换矩阵CPM和零矩阵ZM的大小。
[0011]在一种实施方式中，所述校验基矩阵的选择信号和Z
c
的值共同确定子集的值，子集的值用于选择循环移位系数基矩阵，校验基矩阵BG#1和BG#2分别拥有8种循环移位系数矩阵，共16种循环移位系数矩阵。
[0012]在一种实施方式中，所述信息码块处理电路将输入的信息字节进行处理，生成长度为Z
c
*1的信息子码块向量，并存储到SRAM中的信息块区域中；其中，
[0013]当Z
c
的值大于8时，信息处理过程为拼接，反之为拆解；若后面的信息子码块向量长度不足Z
c
时，剩余位置插入零值。
[0014]在一种实施方式中，所述矩阵运算电路用于生成校验块向量；校验基矩阵有BG#1和BG#2两种类型，均由若干个循环置换矩阵CPM和Z
c
阶零矩阵ZM共同组成；校验基矩阵BG#1的大小为46Z
c
*68Z
c
，校验基矩阵BG#2的大小为42Z
c
*52Z
c
，与之对应信息码块向量的长度分别为22Z
c
*1和10Z
c
*1；
[0015]将16种循环移位系数矩阵分块压缩存储，校验基矩阵BG#1的8种循环移位系数矩阵经压缩后的大小为316*8*15bits，校验基矩阵BG#2的8种循环移位系数矩阵经压缩后的大小为197*8*15bits；从ROM中读出选中的循环移位系数矩阵分块与信息向量进行移位等运算，生成校验向量存储到SRAM中的校验块区域中。
[0016]在一种实施方式中，所述循环置换矩阵CPM是由Z
c
阶单位矩阵通过循环移位后得到的矩阵。
[0017]在一种实施方式中，所述矩阵运算电路使用的分块压缩运算方法，根据校验矩阵的特性，将校验矩阵G分块，经过初等行列变换后与码字向量c相乘，降低矩阵运算的复杂度；
[0018]令：
[0019]矩阵矩阵
[0020]其中u为信息块向量，v为校验块向量，O为零矩阵，I为单位矩阵，B为类双对角循环移位系数矩阵，A、C、D均为无规则循环移位系数矩阵；LDPC编码的过程就是在通过特性等式G
×
c
T
＝0求校验块向量v的过程；
[0021]根据特性等式得g1u
T
+g2v
T
＝0，由于B矩阵的特性，通过初等行列变化将g2化简成单位矩阵，等式化简为：
[0022][0023]在此等式基础上再进行乘法以及移位运算可求得校验块向量v，即完成编码。
[0024]在一种实施方式中，所述矩阵运算电路使用的校验基矩阵压缩方法，O、I矩阵在B、D进行行列变化中不改变，此部分不做存储；另由于B为类双对角循环移位系数矩阵，且16种循环移位系数矩阵中仅有4种情况，直接体现在电路中，也不做存储；
[0025]对A、C、D循环移位系数矩阵进行压缩，将A、C矩阵进行行压缩操作，每行中的零矩阵ZM不做存储，记录每行中循环置换矩阵CPM的个数，并记录每列的循环置换矩阵CPM系数值以及该系数值所在列，每组信息占用15bits，每行的第一组数据由行开始信号6
’
h3E以及该行中循环置换矩阵CPM的个数组成，后面每组数据由列数和循环置换矩阵CPM循环移位系数组成；对D矩阵进行列压缩操作，每列中的ZM不做存储，记录每列中CPM的个数，并记录每行的循环置换矩阵CPM系数值以及该系数值所在行，每列的第一组数据由列开始信号6
’
h3E以及该列中的循环置换矩阵CPM的个数组成，后面每组数据由列数和循环置换矩阵CPM循环移位系数组成。
[0026]在一种实施方式中，所述码率匹配电路从SRAM中读取信息向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，其特征在于，包括：编码配置电路，根据信息包长选择对应的子集以及Z
c
的大小；信息码块处理电路，将输入的位宽为8bits的信息字节拼接或拆解成位宽为Z
c
的信息子码块；矩阵运算电路，完成由位宽为Z
c
的子码块组成的信息向量与校验矩阵的乘法运算，运算方法为分块压缩运算法，运算得到由位宽为Z
c
的子码块组成的校验向量；码率匹配电路，完成数据码率的匹配，将编码后的码块拼接或拆解成位宽为8bits的码字字节，此过程中根据码率配置将码字字节打孔后输出。2.如权利要求1所述的基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，其特征在于，所述编码配置电路根据输入的包长配置信息选定Z
c
的取值，Z
c
的值用于确定信息子码块向量的长度以及校验基矩阵中的循环置换矩阵CPM和零矩阵ZM的大小。3.如权利要求2所述的基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，其特征在于，所述校验基矩阵的选择信号和Z
c
的值共同确定子集的值，子集的值用于选择循环移位系数基矩阵，校验基矩阵BG#1和BG#2分别拥有8种循环移位系数矩阵，共16种循环移位系数矩阵。4.如权利要求2所述的基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，其特征在于，所述信息码块处理电路将输入的信息字节进行处理，生成长度为Z
c
*1的信息子码块向量，并存储到SRAM中的信息块区域中；其中，当Z
c
的值大于8时，信息处理过程为拼接，反之为拆解；若后面的信息子码块向量长度不足Z
c
时，剩余位置插入零值。5.如权利要求4所述的基于分块压缩运算方法的5G NR QC
‑
LDPC编码电路，其特征在于，所述矩阵运算电路用于生成校验块向量；校验基矩阵有BG#1和BG#2两种类型，均由若干个循环置换矩阵CPM和Z
c
阶零矩阵ZM共同组成；校验基矩阵BG#1的大小为46Z
c
*68Z
c
，校验基矩阵BG#2的大小为42Z
c
*52Z
c
，与之对应信息码块向量的长度分别为22Z
c
*1和10Z
c
*1；将16种循环移位系数矩阵分块压缩存储，校验基矩阵BG#1的8种循环移位系数矩阵经压缩后的大小为316*8*15bits，校验基矩阵BG#2的8种循环移位系数矩阵经...

【专利技术属性】
技术研发人员：吴琪，范学仕，刘洋，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：