半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法，包括基底；基底包括衬底与衬底上的外延层；其中，外延层包括N型半导体层、发光层、P型半导体层，发光层和P型半导体层在N型半导体层上形成台面结构；第一介质层，位于外延层上；第一电极，位于相邻台面结构之间的第一介质层中，且由第一介质层远离基底的表面延伸至N型半导体层；第二介质层，位于第一介质层以及第一电极上；第二电极，由第二介质层的远离第一介质层的表面延伸至P型半导体层。通过将第一电极设置在相邻台面结构之间的第一介质层中且由第一介质层远离基底的表面延伸至N型半导体层，将第二电极由第二介质层的远离第一介质层的表面延伸至P型半导体层，便于与驱动背板进行混合键合。混合键合。混合键合。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体构及其制备方法。

技术介绍

[0002]在现有的发光芯片制备技术中，通过连通发光芯片的阴极与阳极，使得发光芯片发出指定颜色的光。由于发光芯片的尺寸微小，因而显示面板上需要排列成千上万颗发光芯片。
[0003]随着人们对显示需求的提高，显示面板上集成的发光芯片日益增加，显示面板驱动发光芯片时需要的驱动电压越来越大，同时增加了显示面板的功耗，减小了显示面板的使用寿命。

技术实现思路

[0004]基于此，有必要针对现有技术中的显示面板功耗较高的问题提供一种半导体结构及其制备方法。
[0005]为了实现上述目的，一方面，本专利技术提供了一种半导体结构，包括：
[0006]基底；所述基底包括衬底与所述衬底上的外延层；其中，所述外延层包括N型半导体层、发光层、P型半导体层，所述发光层和P型半导体层在所述N型半导体层上形成台面结构；
[0007]第一介质层，位于所述外延层上；
[0008]第一电极，位于相邻所述台面结构之间的所述第一介质层中，且由所述第一介质层远离所述基底的表面延伸至所述N型半导体层；
[0009]第二介质层，位于所述第一介质层以及所述第一电极上；
[0010]第二电极，由所述第二介质层的远离所述第一介质层的表面延伸至所述P型半导体层。
[0011]上述半导体结构中，通过将第一电极设置在相邻所述台面结构之间的所述第一介质层中且由所述第一介质层远离所述基底的表面延伸至所述N型半导体层，将第二电极由第二介质层的远离第一介质层的表面延伸至所述P型半导体层，达到相邻台面结构共用阴极，单独台面结构具有阳极的技术效果，便于与驱动背板进行混合键合。
[0012]在其中一个实施例中，所述台面结构呈阵列排布，所述第一电极位于同一台面结构行以及同一台面结构列中的相邻所述台面结构之间的所述第一介质层内，且多个所述第一电极连通
[0013]在其中一个实施例中，所述台面结构呈阵列排布；所述第一介质层具有中空区域，所述中空区域包括相邻台面结构行与相邻台面结构列围绕形成的区域；所述第一电极由位于所述中空区域的所述第一介质层表面延伸至所述N型半导体层。
[0014]在其中一个实施例中，所述半导体结构包括：
[0015]连通电极，所述连通电极用于连通所述第一电极；所述连通电极位于相邻所述台
面结构之间的所述第一介质层内，所述连通电极的底部高于所述P型半导体层。
[0016]在其中一个实施例中，所述半导体结构包括：
[0017]电流扩散层，位于所述P型半导体层上；
[0018]刻蚀阻挡层，位于所述电流扩散层上；
[0019]第一阻挡层，位于所述第一电极与所述第一介质层之间；
[0020]第二阻挡层，位于所述第二电极与所述第二介质层之间。
[0021]在其中一个实施例中，所述半导体结构包括：
[0022]驱动背板，所述驱动背板与所述第二介质层以及所述第二电极键合。
[0023]本专利技术还提供了一种半导体结构的制备方法，包括：
[0024]提供基底；所述基底包括衬底与所述衬底上的外延层；其中，所述外延层包括N型半导体层、发光层、P型半导体层，所述发光层和P型半导体层在所述N型半导体层上形成台面结构；
[0025]于所述外延层上形成第一介质层；
[0026]刻蚀所述第一介质层至所述N型半导体层，形成第一沟槽，并于所述第一沟槽内填充第一电极；
[0027]于所述第一介质层上形成第二介质层；
[0028]刻蚀所述第二介质层至所述P型半导体层，形成第二沟槽，并于所述第二沟槽内填充第二电极。
[0029]上述半导体结构的制备方法中，通过刻蚀第一介质层至N型半导体层，形成第一沟槽，并于第一沟槽内填充第一电极，再刻蚀第二介质层至P型半导体层，形成第二沟槽，并于第二沟槽内填充第二电极，达到相邻台面结构共用阴极，单独台面结构具有阳极的技术效果。
[0030]在其中一个实施例中，所述台面结构呈阵列排布；
[0031]刻蚀所述第一介质层至所述N型半导体层，形成第一沟槽，包括：
[0032]刻蚀位于同一台面结构行以及同一台面结构列中的相邻所述台面结构之间的所述第一介质层至所述N型半导体层内，形成多个相互连通的所述第一沟槽。
[0033]在其中一个实施例中，所述台面结构呈阵列排布；所述第一介质层具有中空区域，所述中空区域包括刻蚀相邻台面结构行与相邻台面结构列围绕形成的区域；
[0034]刻蚀所述第一介质层至所述N型半导体层，形成第一沟槽，包括：
[0035]于所述中空区域刻蚀所述第一介质层至所述N型半导体层，形成多个所述第一沟槽；
[0036]于所述中空区域刻蚀所述第一介质层至所述N型半导体层，形成多个所述第一沟槽之后，包括：
[0037]形成连通所述第一沟槽的连通沟槽，连通沟槽深度小于所述第一沟槽深度；
[0038]于所述连通沟槽内形成连通电极。
[0039]在其中一个实施例中，刻蚀所述第一介质层至所述N型半导体层，形成第一沟槽，并于所述第一沟槽内填充第一电极，包括：
[0040]刻蚀所述第一介质层至所述N型半导体层，形成第一沟槽；
[0041]于所述第一沟槽的底部和侧壁形成第一阻挡层；
[0042]于所述第一阻挡层表面形成所述第一电极；
[0043]刻蚀所述第二介质层至所述P型半导体层，形成第二沟槽，并于所述第二沟槽内填充第二电极，包括：
[0044]刻蚀所述P型半导体层上的所述第二介质层至所述P型半导体层，形成第二沟槽；
[0045]于所述第二沟槽的底部和侧壁形成第二阻挡层；
[0046]于所述第二阻挡层上形成第二电极。
附图说明
[0047]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0048]图1为一实施例中提供的半导体结构的制备方法的流程图；
[0049]图2为一实施例中提供的半导体结构沿X方向剖面结构示意图；
[0050]图3为一实施例中提供的半导体结构俯视结构示意图；
[0051]图4为一实施例中提供的第一沟槽的结构示意图；
[0052]图5为一实施例中提供的第一沟槽的俯视结构示意图；
[0053]图6为一实施例中提供的第一电极结构示意图；
[0054]图7为一实施例中提供的第二沟槽的结构示意图；
[0055]图8为一实施例中提供的第二电极的结构示意图；
[0056]图9为另一实施例中提供的半导体结构沿X方向剖面结构示意图；
[0057]图10为另一实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；所述基底包括衬底与所述衬底上的外延层；其中，所述外延层包括N型半导体层、发光层、P型半导体层，所述发光层和P型半导体层在所述N型半导体层上形成台面结构；第一介质层，位于所述外延层上；第一电极，位于相邻所述台面结构之间的所述第一介质层中，且由所述第一介质层远离所述基底的表面延伸至所述N型半导体层；第二介质层，位于所述第一介质层以及所述第一电极上；第二电极，由所述第二介质层的远离所述第一介质层的表面延伸至所述P型半导体层。2.根据权利要求1所述的半导体结构，其特征在于，所述台面结构呈阵列排布，所述第一电极位于同一台面结构行以及同一台面结构列中的相邻所述台面结构之间的所述第一介质层内，且多个所述第一电极连通。3.根据权利要求1所述的半导体结构，其特征在于，所述台面结构呈阵列排布；所述第一介质层具有中空区域，所述中空区域包括相邻台面结构行与相邻台面结构列围绕形成的区域；所述第一电极由位于所述中空区域的所述第一介质层表面延伸至所述N型半导体层。4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构包括：连通电极，所述连通电极用于连通所述第一电极；所述连通电极位于相邻所述台面结构之间的所述第一介质层内，所述连通电极的底部高于所述P型半导体层。5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括：电流扩散层，位于所述P型半导体层上；刻蚀阻挡层，位于所述电流扩散层上；第一阻挡层，位于所述第一电极与所述第一介质层之间；第二阻挡层，位于所述第二电极与所述第二介质层之间。6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括：驱动背板，所述驱动背板与所述第二介质层以及所述第二电极键合。7.一种半导体结构制备方法，其特征在于，包括：提供基底；所述基底包括衬底与所述衬底上的外延层；其中，所述外延层包括N型半导体层、发光层、P...

【专利技术属性】
技术研发人员：籍亚男，赵影，
申请(专利权)人：苏州市奥视微科技有限公司，
类型：发明
国别省市：