CIS器件及其制备方法技术

本发明专利技术提供一种CIS器件及其制备方法，其中制备方法包括：形成基底；对基底执行离子注入工艺以在基底中形成吸附层；在基底上形成主外延层；对上述半导体结构执行热退火处理。本申请通过对基底执行离子注入工艺以在基底中形成吸附层，并通过热退火处理吸附基底中的金属离子杂质，从而解决了CIS器件制程中引入的金属离子杂质严重影响Pixel(像素)性能的问题，避免了暗电流和白点两大制约因素的出现，有效改善了CIS器件的性能，有利于深亚微米集成电路的进一步发展。成电路的进一步发展。成电路的进一步发展。

【技术实现步骤摘要】
CIS器件及其制备方法


[0001]本申请涉及图像传感器制造
，具体涉及一种CIS器件及其制备方法。

技术介绍

[0002]CIS(CMOS Image Sensor，图像传感器)器件的Dark Current(暗电流)和White Pixel(白点)是制约其性能、质量和可靠性改善的重要因素，严重影响深亚微米集成电路的进一步发展。因此，如何改善与降低Dark Current和White pixel是提升CIS产品性能的重要方向。
[0003]但是目前在CIS器件制程中不可避免地会引入的金属离子杂质，金属离子杂质是影响Pixel(像素)性能的重要因素，不利于深亚微米集成电路的进一步发展。

技术实现思路

[0004]本申请提供了一种CIS器件及其制备方法，可以解决CIS器件制程中引入的金属离子杂质严重影响传感器像素性能的问题。
[0005]一方面，本申请实施例提供了一种CIS器件的制备方法，包括：
[0006]形成基底；
[0007]对所述基底执行离子注入工艺以在所述基底中形成吸附层；
[0008]形成主外延层，所述主外延层覆盖所述基底的正面；
[0009]对形成有主外延层的半导体结构执行热退火处理。
[0010]可选的，在所述CIS器件的制备方法中，对所述基底执行碳离子注入工艺以在所述基底中形成吸附层。
[0011]可选的，在所述CIS器件的制备方法中，对所述基底执行离子注入工艺的过程中，离子注入剂量为5E14atoms/cm2～5E15atoms/cm2。
[0012]可选的，在所述CIS器件的制备方法中，对所述基底执行离子注入工艺的过程中，离子注入能量为10KeV～60KeV。
[0013]可选的，在所述CIS器件的制备方法中，所述吸附层在所述基底中深度为2μm～5μm。
[0014]可选的，在所述CIS器件的制备方法中，所述热退火处理的工艺参数包括：参与所述热退火处理的气体至少包括氮气；工艺温度为900℃～1200℃。
[0015]可选的，在所述CIS器件的制备方法中，在形成主外延层之后，以及在对形成有主外延层的半导体结构执行热退火处理之前，所述CIS器件的制备方法还包括：
[0016]对形成有主外延层的半导体结构执行预清洁处理。
[0017]可选的，在所述CIS器件的制备方法中，形成所述基底的步骤包括：
[0018]提供一衬底；
[0019]形成辅外延层，所述辅外延层覆盖所述衬底的正面，其中，所述吸附层位于所述辅外延层中；
[0020]形成介质层，所述介质层覆盖所述衬底的背面。
[0021]可选的，在所述CIS器件的制备方法中，所述介质层为低温二氧化硅层。
[0022]另一方面，本申请实施例还提供了一种CIS器件，包括：
[0023]基底，所述基底中形成有吸附层，所述吸附层通过对所述基底执行离子注入工艺得到；
[0024]主外延层，所述主外延层覆盖所述基底的正面。
[0025]本申请技术方案，至少包括如下优点：
[0026]本申请通过对基底执行离子注入工艺以在基底中形成吸附层，并通过热退火处理吸附基底中的金属离子杂质，从而解决了CIS器件制程中引入的金属离子杂质严重影响Pixel(像素)性能的问题，改善了暗电流和白点两大制约因素的影响，有效改善了CIS器件的性能，有利于深亚微米集成电路的进一步发展。
附图说明
[0027]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本专利技术实施例的CIS器件的制备方法的流程图；
[0029]图2
‑
图5是本专利技术实施例的制备CIS器件的各工艺步骤中的半导体结构示意图；
[0030]其中，附图标记说明如下：
[0031]10
‑
基底，11
‑
衬底，12
‑
辅外延层，13
‑
介质层，20
‑
吸附层，30
‑
金属离子杂质，40
‑
主外延层。
具体实施方式
[0032]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0033]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0034]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0035]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
[0036]本申请实施例提供了一种CIS器件的制备方法，参考图1，图1是本专利技术实施例的CIS器件的制备方法的流程图，参考图2
‑
图5，图2
‑
图5是本专利技术实施例的制备CIS器件的各工艺步骤中的半导体结构示意图。
[0037]所述CIS器件的制备方法包括：
[0038]首先，步骤S10：如图2所示，形成基底10。
[0039]优选的，形成所述基底10的步骤具体可以包括：
[0040]步骤S10.1：提供一衬底11，其中，所述衬底11可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底11也可以是砷化镓、硅稼化合物等；所述衬底11还可以是其它半导体材质，这里不再一一列举。
[0041]步骤S10.2：形成辅外延层12，所述辅外延层12覆盖所述衬底11的正面，所述辅外延层12的厚度为1μm～10μm。
[0042]步骤S10.3：形成介质层13，所述介质层13覆盖所述衬底11的背面。
[0043]较佳的，所述介质层13为低温二氧化硅层(LTO)。
[0044]如图2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CIS器件的制备方法，其特征在于，包括：形成基底；对所述基底执行离子注入工艺以在所述基底中形成吸附层；形成主外延层，所述主外延层覆盖所述基底的正面；对形成有主外延层的半导体结构执行热退火处理。2.根据权利要求1所述的CIS器件的制备方法，其特征在于，对所述基底执行碳离子注入工艺以在所述基底中形成吸附层。3.根据权利要求1或2所述的CIS器件的制备方法，其特征在于，对所述基底执行离子注入工艺的过程中，离子注入剂量为5E14atoms/cm2～5E15atoms/cm2。4.根据权利要求1所述的CIS器件的制备方法，其特征在于，对所述基底执行离子注入工艺的过程中，离子注入能量为10KeV～60KeV。5.根据权利要求1所述的CIS器件的制备方法，其特征在于，所述吸附层在所述基底中深度为2μm～5μm。6.根据权利要求1所述的CIS器件的制备方法，其特征在于，所述热...

【专利技术属性】
技术研发人员：吴天承，郭振强，周旭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：