易失性存储器装置制造方法及图纸

具有减小的面积的易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于行解码器与列解码器之间，并且包括第一读出放大器和连接到第一读出放大器的第一位线；以及第一外围电路区域，其在第一方向上与单元区域间隔开，并且包括连接到第一读出放大器的第一互补位线。第一读出放大器可以被配置为使用第一互补位线执行关于连接到第一位线的第一存储器单元的读/写操作。单元的读/写操作。单元的读/写操作。

【技术实现步骤摘要】
易失性存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月9日提交的韩国专利申请No.10
‑
2021
‑
0153223和于2022年1月19日提交的韩国专利申请No.10
‑
2022
‑
0007654的优先权，该两件申请的总体主题以引用方式全部并入本文中。


[0003]本公开涉及一种易失性存储器装置，更具体地，涉及一种具有开放位线结构的易失性存储器装置。

技术介绍

[0004]半导体存储器装置通常可以被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置(例如，动态随机存取存储器(RAM)(DRAM))通过对构成单元电容器的充电/放电来存储数据。易失性存储器装置提供相对快的数据存取速度，并且通常用作计算机存储器系统中的部件。然而，易失性存储器装置在没有施加的电力的情况下丢失所存储的数据。相反，非易失性存储器装置在没有施加的电力的情况下能够保持所存储的数据。非易失性存储器装置还提供非常大的数据存储容量。因此，非易失性存储器装置主要用于实施能够存储编程数据、应用数据和/或用户数据的大容量(或海量)存储器系统。
[0005]易失性存储器装置还可以被分类为具有开放位线结构或折叠位线结构。具有对应的结构的易失性存储器装置的读出放大器可以具有对应的位线对。然而，具有开放位线结构的易失性存储器装置可能由于开放位线结构的特定特性而包括不必要的垫。

技术实现思路

[0006]本公开的各方面提供一种具有减小的面积的易失性存储器装置。
[0007]本公开的各方面还提供能够更密集地集成的易失性存储器装置。
[0008]本公开的各方面不限于以上提及的那些，并且在考虑到以下的详细描述和附图后，本领域技术人员将理解本公开的附加目的。
[0009]根据本公开的一方面，易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于行解码器与列解码器之间，并且包括第一读出放大器和连接到第一读出放大器的第一位线；以及第一外围电路区域，其在第一方向上与单元区域间隔开，并且包括连接到第一读出放大器的第一互补位线，其中，第一读出放大器被配置为使用第一互补位线执行关于连接到第一位线的第一存储器单元的读/写操作。
[0010]根据本公开的一方面，易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；以及存储器单元阵列，其位于行解码器与列解码器之间。存储器单元阵列可以包括：衬底；第一读出放大器，其位于衬底上；第一位线，其连接到第一读出放大器；以及第一互补位线，其连接到第一读出放大器，其中，从衬底到第一读出
放大器的第一高度大于从衬底到第一互补位线的第三高度，并且从衬底到第一位线的第二高度大于第三高度。
[0011]根据本公开的一方面，易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；存储器单元阵列，其位于行解码器与列解码器之间；以及虚设垫，其在第一方向上与存储器单元阵列分离设置。存储器单元阵列可以包括：中心区域，其包括第一读出放大器、包括连接到第一读出放大器的第一位线的第一垫、以及包括连接到第一读出放大器的第一互补位线的第二垫；以及第一边缘区域，其在第一方向上与中心区域分离，并且包括第二读出放大器和连接到第二读出放大器的第二位线，其中，虚设垫包括第二互补位线，第二互补位线在第一方向上与第一边缘区域分离，并且连接到第二读出放大器，而不设置在存储器单元阵列中。
附图说明
[0012]在考虑以下详细描述以及附图之后，与本公开一致的优点、权益和特征以及实施例的制作和使用将变得更加清楚，在附图中：
[0013]图1是示出根据一些实施例的存储器系统的框图；
[0014]图2是进一步示出图1的存储器装置的框图；
[0015]图3是示出根据一些实施例的存储器装置的平面图；
[0016]图4是进一步示出图3的第二存储器存储体的放大图；
[0017]图5是进一步示出图4的第一区域REG1的放大图；
[0018]图6是示出图4的读出放大器和多个存储器单元的电路图；
[0019]图7是进一步示出图5的第一区域REG1的截面图；
[0020]图8和图9是示出根据一些实施例的位线和互补位线的示图；
[0021]图10是进一步示出根据一些实施例的第一区域REG1的截面图；
[0022]图11是进一步示出根据一些实施例的第一区域REG1的截面图；
[0023]图12是进一步示出图4的第二区域REG2的放大图；
[0024]图13和图14是进一步示出根据一些实施例的第一区域REG1的平面图；
[0025]图15是进一步示出图13和图14的第一区域REG1的截面图；
[0026]图16是示出根据一些实施例的存储器系统的框图；
[0027]图17是示出根据一些实施例的半导体封装件的截面图；
[0028]图18是示出根据一些实施例的用于半导体封装件的一个实施示例的立体图；以及
[0029]图19是示出根据一些实施例的半导体封装件的截面图。
具体实施方式
[0030]在下文中，将参照附图描述根据本公开的特定实施例。
[0031]附图(图)1是示出根据一些实施例的存储器系统的框图。
[0032]参照图1，存储器系统可以大体包括主机装置20和存储器存储装置1，其中，存储器存储装置1可以包括存储器装置100和存储器控制器10。
[0033]存储器控制器10可以控制存储器装置100的整体操作。就这点而言，存储器控制器10可以控制外部的主机装置20与存储器装置100之间的数据通信(例如，数据的发送和/或
接收)。即，存储器控制器10可以控制存储器装置100响应于从主机装置20接收的一个或多个请求(例如，写入(或编程)请求、读取请求或擦除请求)而执行各种操作(例如，写入(或编程)操作、读取操作、擦除操作等)。
[0034]在存储器存储装置1内，存储器控制器10和存储器装置100可以通过存储器接口MEM I/F进行通信。同样地，存储器控制器10可以通过主机接口(未示出)与外部的主机装置20进行通信。因此，存储器控制器10可以在存储器装置100与主机装置20之间传送各种外部信号，并且还可以传送各种内部信号(例如，命令/控制信号CMD、地址信号ADDR、时钟信号CLK和数据信号DQ)，以控制存储器装置100的操作。
[0035]在一些实施例中，存储器装置100可以包括DRAM、双数据速率4(DDR4)DRAM、同步DRAM(SDRAM)、低功率DDR4(LPDDR4)SRAM、LPDDR5 SDRAM等。可替换地或附加地，存储器装置100可以包括非易失性存储器装置。在下文中，将在存储器装置100包括易失性存储器装置的假设下描述特定实施例。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种易失性存储器装置，包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于所述行解码器与所述列解码器之间，并且包括第一读出放大器和连接到所述第一读出放大器的第一位线；以及第一外围电路区域，其在所述第一方向上与所述单元区域间隔开，并且包括连接到所述第一读出放大器的第一互补位线，其中，所述第一读出放大器被配置为使用所述第一互补位线执行关于连接到所述第一位线的第一存储器单元的读/写操作。2.根据权利要求1所述的易失性存储器装置，还包括：第二外围电路区域，其在与所述第一方向相反的方向上与所述单元区域间隔开，其中，所述单元区域还包括第二读出放大器和连接到所述第二读出放大器的第二位线，并且所述第二外围电路区域包括连接到所述第二读出放大器的第二互补位线。3.根据权利要求2所述的易失性存储器装置，其中，所述第一读出放大器在所述第一方向上设置在所述单元区域的边缘部分处，并且所述第二读出放大器在与所述第一方向相反的方向上设置在所述单元区域的边缘部分处。4.根据权利要求1所述的易失性存储器装置，还包括：衬底，其形成在所述单元区域和所述第一外围电路区域下方，其中，从所述衬底到所述第一读出放大器的第一高度大于从所述衬底到所述第一互补位线的第二高度。5.根据权利要求4所述的易失性存储器装置，其中，从所述衬底到所述第一位线的第三高度大于所述第二高度。6.根据权利要求4所述的易失性存储器装置，其中，所述第一外围电路区域包括设置在所述第一互补位线上的逻辑电路，并且从所述衬底到所述逻辑电路的第三高度大于所述第二高度。7.根据权利要求1所述的易失性存储器装置，其中，所述第一位线和所述第一互补位线在所述第一方向上延伸。8.根据权利要求1所述的易失性存储器装置，其中，所述第一位线在所述第一方向上延伸，并且所述第一互补位线在所述第二方向上延伸。9.根据权利要求1所述的易失性存储器装置，其中，所述第一互补位线的长度大于所述第一位线的长度。10.根据权利要求1所述的易失性存储器装置，其中，所述第一互补位线的厚度小于所述第一位线的厚度。11.一种易失性存储器装置，包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；以及存储器单元阵列，其位于所述行解码器与所述列解码器之间，其中，所述存储器单元阵列包括：

【专利技术属性】
技术研发人员：李在弼，鲁光塾，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：