一种船舶应用网卡架构及实现方法技术

本发明专利技术属于船舶能耗管理系统内部通信领域，具体公开一种船舶应用以太网卡的硬件架构及实现方法，将船舶能耗管理系统设备节点的网络收发功能从节点设备应用层功能中独立出来，设计出一块带有PCIE接口的网卡，利用双冗余以太网与外部各节点进行通信，利用PCIE总线与节点内上位机进行数据传输，释放节点上位机网络数据收发、调度过程的资源开销，极大地减轻上位机应用程序的运算压力，提高应用层功能运行的可靠性和稳定性；采用双网口冗余的设计方式，可以提高节点与其他节点通信过程中数据的可靠性；基于标准PCIE总线协议与节点内部上位机和其他板卡进行数据传输，提高了网卡的兼容性。性。性。

【技术实现步骤摘要】
一种船舶应用网卡架构及实现方法


[0001]本专利技术属于船舶能耗管理系统内部通信领域，是为了减轻船舶能耗管理系统节点设备应用层计算开销，提高节点设备运行稳定性和可靠性而开发的一种船舶应用以太网卡的硬件架构及数据传输方法。

技术介绍

[0002]随着船舶自动化程度的日益提高，越来越多的设备需要相应的能源供给才能正常工作，船舶的节能需求也越来越明显，船舶能耗管理系统各设备节点的应用层需要完成数据采集、设备能耗监测、船舶综合航行监测以及能耗分析与优化等工作。然而船舶内部的设备节点数目日趋增多，使系统内通信网络上的数据流量越来越庞大，为提高网络数据的实时性和可靠性，在通信网络中需要加入一些实时调度、冗余容错等策略手段，这些策略手段大大提高了各节点设备网络收发功能的复杂程度，对节点设备的计算能力提出更高的要求，甚至会对节点设备能耗计算、节能控制等其他功能的正常运行造成影响，对船舶能耗管理系统各节点设备应用层功能的稳定性和可靠性带来更大的挑战。
[0003]为此，本专利技术设计一种带有PCIE接口的船舶应用以太网卡，将设备节点的网络收发功能独立出来，设计成下位机，在节点内部通过PCIE总线与上位机或其他板卡进行数据传输，如图2所示，这样极大地减轻了节点上位机应用程序的计算压力，降低节点应用层功能运行出错的可能性。本专利技术基于PCIE总线协议设计一种网卡与上位机之间数据传输时的握手方式，避免双方同时对数据缓存区进行读写，提高上位机和网卡之间数据传输的效率。

技术实现思路

[0004]针对上述问题，本专利技术的目的是本专利技术设计一种带有PCIE接口的船舶应用以太网卡，释放节点设备应用程序在网络调度、收发过程中的计算开销，降低节点应用层处理出错的可能性，并基于PCIE总线协议设计一种网卡与上位机之间数据传输时的握手方式，避免双方同时对数据缓存区进行读写，提高数据传输的效率。
[0005]为了实现上述目的，本专利技术采取的技术方案是：一种船舶应用网卡架构，包括：
[0006]主控模块，用于通过以太网接口模块，实现与外部节点之间以太网通信的报文接收、报文识别、报文组装、报文调度发送，控制存储模块内DDR内存芯片中数据的读取与写入，以协助完成基于PCIE协议与本节点内上位机或其他下位机之间的数据传输；
[0007]以太网接口模块，用于完成接收和发送以太网报文，完成以太网数据物理层与数据链路层之间的转换，以实现本节点与外部各节点之间的通信；
[0008]PCIE通信接口模块，用于完成PCIE数据包的数据传输，实现节点内部主控模块与上位机、以及其他PCIE卡之间的数据传输；
[0009]存储模块，用于缓存网卡与上位机要进行交换的数据、存储网卡自身的节点配置信息以及存放网卡工作时所需要的程序与数据。
[0010]所述主控模块采用ARM+FPGA的异构片上系统作为主控芯片，用于实现对存储模块
内DDR存储芯片读写的控制，以及完成对PCIE数据包的组装和解析。
[0011]所述主控模块设有两路独立的晶振时钟源输入，其中一路作为系统时钟源，为主控芯片提供时钟基准，另一路为125M的时钟晶振，该晶振用于主控芯片进行时钟同步。
[0012]所述以太网接口模块包括两路RJ45以太网接口和两块以太网物理层芯片；
[0013]网络数据接收过程中，所述RJ45以太网接口，用于从网络中接收到以太网报文；所述以太网物理层芯片，用于完成以太网报文从以太网物理层到数据链路层的转换，并通过RGMII接口发送到主控模块；
[0014]在网络数据发送过程中，所述以太网物理层芯片，用于通过RGMII接口接收主控模块的报文，并完成以太网数据链路层到物理层的转换，再经由RJ45以太网接口发送到网络中。
[0015]所述PCIE通信接口模块，用于完成上位机或其他PCIE卡与网卡内的主控模块的双向数据传输。
[0016]所述存储模块包括DDR3存储芯片和FLASH芯片；
[0017]所述DDR3存储芯片，用于通过静态分配在DDR内开辟空间并进行分区，缓存通过PCIE通信接口进行收发的数据，以使主控模块通过并行总线完成对DDR3存储芯片数据读写操作；
[0018]所述FLASH芯片，用于存放网卡节点的配置信息，以供主控模块在上电后通过QSPI总线读取配置信息完成网卡的初始化。
[0019]一种船舶应用网卡架构实现方法，包括以下步骤：
[0020]DDR内存分区：在初始化过程中，在存储模块的DDR3存储芯片中静态开辟一段空间，并进行分区，分为数据缓存区和控制寄存器区，其中数据缓存区又分为发送数据缓存区和接收数据缓存区；
[0021]报文接收：通过以太网接口模块从网络中接收以太网报文到主控模块，主控模块识别上位机需要的数据，放入主控模块内的缓冲区，等待上位机通过PCIE总线从DDR3存储芯片接收数据缓存区将之前的数据取出，并通过PCIE中断以及触发DDR3存储芯片的控制寄存器区的握手位，将DDR3存储芯片接收数据缓存区的控制权交给网卡端的主控模块后，主控模块将缓冲区的数据放入到DDR3存储芯片接收数据缓存区，修改控制寄存器区的握手位数值，并触发上位机的PCIE中断，将DDR3存储芯片接收数据缓冲区控制权交还给上位机；
[0022]报文发送：上位机将需要发送的数据通过PCIE总线，写入DDR3存储芯片的发送缓存区，修改控制寄存器区的数值，触发网卡端PCIE中断，将控制权交给网卡的主控模块，网卡的主控模块将数据从DDR内存的发送缓存区取出，放入片内缓冲区，修改DDR3存储芯片控制寄存器区的数值，并触发上位机的PCIE中断，把将DDR3存储芯片发送数据缓冲区的控制权交还给上位机，最后将发送数据缓冲区的数据组成以太网报文通过以太网接口模块发送到网络中。
[0023]所述DDR3存储芯片在初始化过程中进行分区处理，划分出不同的功能区，将接收到的数据和待发送的数据分开缓存，并设有存放握手位数值的控制寄存器区，使上位机和主控模块通过查看控制寄存器区的数值确定DDR3存储芯片数据缓存区控制权的归属。
[0024]所述数据传输过程中的握手机制通过触发中断和修改DDR3存储芯片控制寄存器区握手位的数值，移交对应DDR3存储芯片数据缓存区的控制权，使上位机和网卡双方明确
在当前时刻是否可以读写数据缓存区。
[0025]本专利技术的优势如下：
[0026]1)将节点的网络通信功能从整个节点的应用层功能中独立出来，设计成下位机，完成网络收发过程的调度、冗余容错等处理，极大的减轻了节点应用层功能的计算压力；
[0027]2)采用PCIE2.0 x4标准接口，最高通信速率可达5Gbps，通信速率高，可以接入通用PCIE插槽，与上位机和板卡进行数据通信，有利于提高网卡的兼容性；
[0028]3)节点设备可以通过PCIE接口扩展增加具备其他功能的板卡，提高节点设备功能的可扩展性；
[0029]4)设计了双网口冗余电路，可以支持网卡进行冗余/丢弃本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种船舶应用网卡架构，其特征在于，包括：主控模块，用于通过以太网接口模块，实现与外部节点之间以太网通信的报文接收、报文识别、报文组装、报文调度发送，控制存储模块内DDR内存芯片中数据的读取与写入，以协助完成基于PCIE协议与本节点内上位机或其他下位机之间的数据传输；以太网接口模块，用于完成接收和发送以太网报文，完成以太网数据物理层与数据链路层之间的转换，以实现本节点与外部各节点之间的通信；PCIE通信接口模块，用于完成PCIE数据包的数据传输，实现节点内部主控模块与上位机、以及其他PCIE卡之间的数据传输；存储模块，用于缓存网卡与上位机要进行交换的数据、存储网卡自身的节点配置信息以及存放网卡工作时所需要的程序与数据。2.根据权利要求1所述的一种船舶应用网卡架构，其特征在于：所述主控模块采用ARM+FPGA的异构片上系统作为主控芯片，用于实现对存储模块内DDR存储芯片读写的控制，以及完成对PCIE数据包的组装和解析。3.根据权利要求2所述的一种船舶应用网卡架构，其特征在于：所述主控模块设有两路独立的晶振时钟源输入，其中一路作为系统时钟源，为主控芯片提供时钟基准，另一路为125M的时钟晶振，该晶振用于主控芯片进行时钟同步。4.根据权利要求1所述的一种船舶应用网卡架构，其特征在于：所述以太网接口模块包括两路RJ45以太网接口和两块以太网物理层芯片；网络数据接收过程中，所述RJ45以太网接口，用于从网络中接收到以太网报文；所述以太网物理层芯片，用于完成以太网报文从以太网物理层到数据链路层的转换，并通过RGMII接口发送到主控模块；在网络数据发送过程中，所述以太网物理层芯片，用于通过RGMII接口接收主控模块的报文，并完成以太网数据链路层到物理层的转换，再经由RJ45以太网接口发送到网络中。5.根据权利要求1所述的一种船舶应用网卡架构，其特征在于：所述PCIE通信接口模块，用于完成上位机或其他PCIE卡与网卡内的主控模块的双向数据传输。6.根据权利要求1所述的一种船舶应用网卡架构，其特征在于：所述存储模块包括DDR3存储芯片和FLASH芯片；所述DDR3存储芯片，用于通过静态分配在DDR内开辟空间并进行分区，缓存通过PCIE通信接口进行收发的数据，以使主控模块...

【专利技术属性】
技术研发人员：刘明哲，张博，王锴，闫炳均，王志平，
申请(专利权)人：中国科学院沈阳自动化研究所，
类型：发明
国别省市：