【技术实现步骤摘要】
一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法
[0001]本专利技术涉及一种三维堆叠片间无线通讯接口的结构，尤其涉及一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法。
技术介绍
[0002]伴随着对高性能浮点计算芯片、深度学习推理芯片的日益增长的需求，高性能逻辑芯片的集成度不断提高，制程工艺节点不断下降，但当前仍然存在着高速缓存芯片的低带宽与小容量的瓶颈。三维垂直堆叠芯片由于其高密度、低延迟的特点，在消费及工业高性能电子设备中应用越来越广泛。
[0003]封装技术快速发展的同时，已经出现了一些研究与报道使用多种方式进行垂直方向上的片间数据传输。据当前研究，部分应用使用TSV(Though Silicon Via，硅通孔)工艺，构建起芯片间的有线方式数据传输，这些方案需要昂贵的TSV工艺，且高密度TSV对三维芯片间的键合精度要求较高。同时一旦由于高温工作环境等因素造成TSV开路，系统将无法修复。当前也存在使用磁耦合进行三维堆叠通信的报道，这些应用采用将二进制数据调制为异步不归零信号或者不归零脉冲的方式进...
【技术保护点】
【技术特征摘要】
1.一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于包括一个母片和至少一个子片；母片和所有子片垂直堆叠；所述的子片包括时钟接收模块、数据发射模块、数据接收模块；所述母片包括时钟发射模块、数据发射模块、数据接收模块；所述的子片和母片上的数据发射模块完全相同，数据接收模块完全相同；且子片上的数据发射模块对应母片上的数据接收模块、子片上的数据接收模块对应母片上的数据发射模块；相互对应的数据发射模块和数据接收模块通过平行对齐的数据发射电感与数据接收电感在垂直方向上建立磁耦合关系传递电压信号；所述时钟发射模块包括时钟发射电感(2)与时钟发射H桥(5)；所述时钟接收模块包括时钟接收电感(4)、差分放大器(6)与时钟输出缓冲器链；时钟发射模块和时钟接收模块通过平行对齐的时钟发射电感(2)与时钟接收电感(4)在垂直方向上建立磁耦合关系传递电压信号；时钟发射电感(2)连接至时钟发射H桥(5)的输出端，外部系统时钟输入至时钟发射H桥(5)输入端；时钟接收电感(4)连接至差分放大器(6)的输入端，被差分放大器(6)放大后的信号输出至时钟输出缓冲器链；数据发射模块包括矩形波脉冲生成器(7)、全比特数据调制器和数据发射电感(1)；其中，全比特数据调制器包括H桥控制器(8)与全比特H桥(9)；数据接收模块包括数据接收电感(3)、压控时钟延迟器、钟控动态比较器(10)与锁存器(11)；数据发射电感(1)连接在全比特数据调制器输出端，矩形波脉冲生成器(7)生成的脉冲与待传输的数据信号输入至全比特数据调制器；时钟接收模块的输出连接至压控时钟延迟器，压控时钟延迟器的输出延迟时钟信号与数据接收电感(3)接收到的信号共同输出至钟控动态比较器(10)；钟控动态比较器(10)连接到锁存器(11)，输出恢复数据信号。2.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为使用芯片顶层金属制作，数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为自谐振频率高于发射频率的矩形或者八边形平面螺旋电感。3.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的时钟发射H桥(5)为包含对称的反相器对；时钟发射电感的两端分别连接在时钟发射H桥的反相器对的输出端；反相器对由一对差分的矩形波系统时钟驱动。4.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的全比特H桥由两对完全对称的漏极连接在一起的PMOS与NMOS组成，其中PMOS的源极连接至电源，NMOS的源极连接至地；所述的H桥控制器(8)连接至全比特H桥(9)的左右两臂PMOS与NMOS的4个栅极输入端；待发射数据信号的互补信号输入左臂的PMOS栅极；待发射数据信号直接连接至右臂的PMOS栅极；待发射数据信号与矩形波脉冲生成器(7)生成的矩形波脉冲经由一个或非门后输出至左臂的NMOS栅极；待发射数据信号的相反信号与生成的矩形波脉冲的相反信号经由一个或非门后输出至右臂的NMOS栅极。5.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的压控时钟延迟器为电压控制延迟时间或相位，但不改变信号频率和占空比的延迟电路...
【专利技术属性】
技术研发人员：朱晓雷，孙崇惠，杨坤，陶汝硕，杨程，
申请(专利权)人：江苏长电科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。