【技术实现步骤摘要】
本专利技术涉及进行对存储器的访问的。
技术介绍
在以往的信息处理装置中，例如使用动态随机存储器(DynamicRandom Access Memory,DRAM)等易失性存储器，作为处理器的主存储器。进而，在以往的信息处理装置中， 与易失性存储器组合地使用二级存储装置。 在该以往的信息处理装置中，若切断电源则主存储器的内容丢失。因此，在以往的信息处理装置中，在每次引导时，都需要系统的启动，并且关于程序启动或数据的读入，每次都需要将程序或数据从二级存储装置读入到主存储器，从而在执行上需要时间。 此外，在以往的信息处理装置中，在电源被切断了的情况下，主存储器的内容不会被保存。因此，在以往的信息处理装置未正确地关机的情况下，数据、系统、程序存在受到破坏的可能性。 在专利文献1 (特开平7-146820)中，公开了采用快闪存储器作为信息处理装置的 主存储装置的技术。在专利文献1中，在系统的存储器总线上，经由本身是易失性存储器的 高速缓冲存储器，连接快闪存储器。在高速缓冲存储器中，设置有记录该高速缓冲存储器中 所存储的数据的地址或访问历史等信息的地址数组。控制器，参照访问...
【技术保护点】
一种信息处理装置，具备：地址发生部，在从处理器发生了对于非易失性存储器的写入的情况下，其以为了抑制写入位置的重复次数而使该写入位置偏移的方式生成写入地址；顺序发生部，其生成表示前述写入的新近性的顺序信息；以及写入控制部，其对由前述地址发生部生成的写入地址，与由前述顺序发生部生成的顺序信息对应地，存储写入信息。
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。